JP3459050B2 - Ｍｏｓトランジスタの製造方法 - Google Patents
Ｍｏｓトランジスタの製造方法Info
- Publication number
- JP3459050B2 JP3459050B2 JP18277494A JP18277494A JP3459050B2 JP 3459050 B2 JP3459050 B2 JP 3459050B2 JP 18277494 A JP18277494 A JP 18277494A JP 18277494 A JP18277494 A JP 18277494A JP 3459050 B2 JP3459050 B2 JP 3459050B2
- Authority
- JP
- Japan
- Prior art keywords
- chromium
- silicon substrate
- oxide film
- silicon
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＭＯＳトランジスタの
製造方法に関し、クロミウム又はクロミウム化合物を含
む酸化膜の製造方法に用いて好適なものである。
製造方法に関し、クロミウム又はクロミウム化合物を含
む酸化膜の製造方法に用いて好適なものである。
【０００２】
【従来の技術】ＭＯＳトランジスタのしきい値電圧は、
シリコン基板中の不純物濃度、シリコン基板とその
酸化膜界面の表面ポテンシャルエネルギー、シリコン
酸化膜の静電容量、フラットバンド電圧の４つの変数
により決定される。
シリコン基板中の不純物濃度、シリコン基板とその
酸化膜界面の表面ポテンシャルエネルギー、シリコン
酸化膜の静電容量、フラットバンド電圧の４つの変数
により決定される。
【０００３】このうち、フラットバンド電圧はさらに、
シリコン基板と上部電極の仕事関数差、酸化膜中に
おける電荷の分布、シリコン基板とその酸化膜の界面
近傍における固定電荷量、シリコン酸化膜の静電容量
の４種類の変数で決定される。
シリコン基板と上部電極の仕事関数差、酸化膜中に
おける電荷の分布、シリコン基板とその酸化膜の界面
近傍における固定電荷量、シリコン酸化膜の静電容量
の４種類の変数で決定される。
【０００４】従来のしきい値電圧制御技術としては、シ
リコン基板中に意図的にホウ素や燐等の不純物をトラン
ジスタ製造工程で導入して、上記のとを制御する手
法が広く用いられており、また、一部の特殊用途のＭＯ
Ｓトランジスタでは、異なる材質の上部電極を用いるこ
とによって、上記のを制御することが既に提案されて
いる。さらに、カルシウム、セシウム、ヨウ素などの不
純物をシリコン基板とその酸化膜の界面近傍にイオン注
入技術などを用いて導入することによって、上記のを
通じてしきい値電圧を制御できることが知られている。
リコン基板中に意図的にホウ素や燐等の不純物をトラン
ジスタ製造工程で導入して、上記のとを制御する手
法が広く用いられており、また、一部の特殊用途のＭＯ
Ｓトランジスタでは、異なる材質の上部電極を用いるこ
とによって、上記のを制御することが既に提案されて
いる。さらに、カルシウム、セシウム、ヨウ素などの不
純物をシリコン基板とその酸化膜の界面近傍にイオン注
入技術などを用いて導入することによって、上記のを
通じてしきい値電圧を制御できることが知られている。
【０００５】これらのことは、“S.Aronowitz et al.:A
ppl.Phys.Lett.,52(11),p193(1988),L.Krunsin-Elbaum
and G.A.Sai-Halasz:Appl.Phys.Lett.,48(2),p177(198
6),L.Krunsin-Elbaum,J.Electrochem.Soc.,Vol.133,No.
8,p1712(1986)”などの文献に記載されている。
ppl.Phys.Lett.,52(11),p193(1988),L.Krunsin-Elbaum
and G.A.Sai-Halasz:Appl.Phys.Lett.,48(2),p177(198
6),L.Krunsin-Elbaum,J.Electrochem.Soc.,Vol.133,No.
8,p1712(1986)”などの文献に記載されている。
【０００６】
【発明が解決しようとする課題】このような従来手法で
は、今後の集積回路の微細化とともに、しきい値制御の
手法に伴う製造工程数の増加あるいは工程時間の増加が
見込まれるだけでなく、不純物導入手法及びそれに付帯
する製造工程で発生する各種の悪影響が、ＭＯＳトラン
ジスタの性能、例えば、シリコン酸化膜の絶縁耐圧やシ
リコン基板中の少数キャリアのライフタイムなどを低下
させ、最終的に集積回路の製造歩留りを低下させること
が予測される。
は、今後の集積回路の微細化とともに、しきい値制御の
手法に伴う製造工程数の増加あるいは工程時間の増加が
見込まれるだけでなく、不純物導入手法及びそれに付帯
する製造工程で発生する各種の悪影響が、ＭＯＳトラン
ジスタの性能、例えば、シリコン酸化膜の絶縁耐圧やシ
リコン基板中の少数キャリアのライフタイムなどを低下
させ、最終的に集積回路の製造歩留りを低下させること
が予測される。
【０００７】これに対し、前述のを通じてしきい値電
圧を制御する場合、上記の悪影響を緩和できる。このこ
とは、フラットバンド電圧に寄与する〜の４種類の
変数の内容を各々吟味すれば明らかである。しかしなが
ら、その具体的な方法は今まで示されていない。
圧を制御する場合、上記の悪影響を緩和できる。このこ
とは、フラットバンド電圧に寄与する〜の４種類の
変数の内容を各々吟味すれば明らかである。しかしなが
ら、その具体的な方法は今まで示されていない。
【０００８】しきい値電圧の変化は、ＭＯＳトランジス
タ内に存在する金属元素に起因するフラットバンド電圧
の変化によりもたらされるとされている。しかし、ほと
んどの金属元素では、フラットバンド電圧が変化する理
由は前述のを通じている場合が多く、純粋にを通じ
てしきい値電圧を制御できる金属元素は発見されていな
い。
タ内に存在する金属元素に起因するフラットバンド電圧
の変化によりもたらされるとされている。しかし、ほと
んどの金属元素では、フラットバンド電圧が変化する理
由は前述のを通じている場合が多く、純粋にを通じ
てしきい値電圧を制御できる金属元素は発見されていな
い。
【０００９】また、ＭＯＳトランジスタ内に金属元素を
存在させることにより、フラットバンド電圧以外の他の
電気的特性、例えば、シリコン酸化膜の絶縁耐圧やシリ
コン基板中の少数キャリアのライフタイムなどに悪影響
を及ぼすなどの弊害が生じるとされており、一般的にシ
リコン酸化膜中に意図的に金属元素を導入することを避
けるようにしている。ＭＯＳトランジスタ内のクロミウ
ムに関しては、フラットバンド電圧を変化させるが、同
時に少数キャリアのライフタイムの低下やシリコン酸化
膜の絶縁耐圧に悪影響を及ぼす弊害を生じることが知ら
れている。
存在させることにより、フラットバンド電圧以外の他の
電気的特性、例えば、シリコン酸化膜の絶縁耐圧やシリ
コン基板中の少数キャリアのライフタイムなどに悪影響
を及ぼすなどの弊害が生じるとされており、一般的にシ
リコン酸化膜中に意図的に金属元素を導入することを避
けるようにしている。ＭＯＳトランジスタ内のクロミウ
ムに関しては、フラットバンド電圧を変化させるが、同
時に少数キャリアのライフタイムの低下やシリコン酸化
膜の絶縁耐圧に悪影響を及ぼす弊害を生じることが知ら
れている。
【００１０】これらのことは、“滝山真功，大塚進，日
月應治：第３８回応用物理学関係連合講演会講演予稿集
No.2,30a-SY-14,p707,1991年.M.Takiyama et al.: 『Th
ermal Process Dependence of Chromium Doner/Accepto
r in Silicon』in MaterialScience Forum,Vol.117-11
8,edited by T.Taguchi,Trans.Tech.Pub.,1993,p.261-2
66. 中西俊郎, 大沢昭: 第３８回応用物理学関係連合講
演会講演予稿集No.2,28a-V-7,p592,1991年. ”の文献に
記載されている。
月應治：第３８回応用物理学関係連合講演会講演予稿集
No.2,30a-SY-14,p707,1991年.M.Takiyama et al.: 『Th
ermal Process Dependence of Chromium Doner/Accepto
r in Silicon』in MaterialScience Forum,Vol.117-11
8,edited by T.Taguchi,Trans.Tech.Pub.,1993,p.261-2
66. 中西俊郎, 大沢昭: 第３８回応用物理学関係連合講
演会講演予稿集No.2,28a-V-7,p592,1991年. ”の文献に
記載されている。
【００１１】ところが、シリコン酸化膜とその上部電極
の界面及びその界面近傍のシリコン酸化膜内にのみクロ
ミウムを含ませることにより、上記の弊害を排除してし
きい値電圧を制御できることが判明した。
の界面及びその界面近傍のシリコン酸化膜内にのみクロ
ミウムを含ませることにより、上記の弊害を排除してし
きい値電圧を制御できることが判明した。
【００１２】本発明の目的は、シリコン酸化膜とその上
部電極の界面及びその界面近傍のシリコン酸化膜内にの
みクロミウムを含んでいるＭＯＳトランジスタを製造す
る際に、クロミウムを効果的にシリコン酸化膜中に取り
込める方法を提供することにある。
部電極の界面及びその界面近傍のシリコン酸化膜内にの
みクロミウムを含んでいるＭＯＳトランジスタを製造す
る際に、クロミウムを効果的にシリコン酸化膜中に取り
込める方法を提供することにある。
【００１３】また、本発明のその他の目的は、表面にク
ロミウム又はクロミウム化合物が存在するシリコン基板
を熱酸化してシリコン酸化膜を形成する場合、シリコン
酸化膜とその上部電極の界面及びその界面近傍のシリコ
ン酸化膜内にのみクロミウムを含ませるとともにクロミ
ウムがシリコン基板内の不純物の濃度分布に悪影響を及
ばさないＭＯＳトランジスタの製造方法を提供すること
にある。
ロミウム又はクロミウム化合物が存在するシリコン基板
を熱酸化してシリコン酸化膜を形成する場合、シリコン
酸化膜とその上部電極の界面及びその界面近傍のシリコ
ン酸化膜内にのみクロミウムを含ませるとともにクロミ
ウムがシリコン基板内の不純物の濃度分布に悪影響を及
ばさないＭＯＳトランジスタの製造方法を提供すること
にある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明のＭＯＳトランジスタの製造方法は、シリコ
ン基板を熱酸化してシリコン酸化膜を形成する前に、上
記シリコン基板表面にクロミウム又はクロミウム化合物
を添加した無機溶液又は有機溶液を接触させてクロミウ
ムを上記シリコン基板表面に存在させ、その後の上記シ
リコン基板の熱酸化によりクロミウムをシリコン酸化膜
中に含ませる。
に、本発明のＭＯＳトランジスタの製造方法は、シリコ
ン基板を熱酸化してシリコン酸化膜を形成する前に、上
記シリコン基板表面にクロミウム又はクロミウム化合物
を添加した無機溶液又は有機溶液を接触させてクロミウ
ムを上記シリコン基板表面に存在させ、その後の上記シ
リコン基板の熱酸化によりクロミウムをシリコン酸化膜
中に含ませる。
【００１５】また、本発明の好ましい態様としては、無
機溶液又は有機溶液中のクロミウム又はクロミウム化合
物の濃度を１０００ppm以下に制御する。なお、好まし
くは、無機溶液又は有機溶液中のクロミウム又はクロミ
ウム化合物の濃度を０．１ppb以上１０００ppm以下に制
御する。
機溶液又は有機溶液中のクロミウム又はクロミウム化合
物の濃度を１０００ppm以下に制御する。なお、好まし
くは、無機溶液又は有機溶液中のクロミウム又はクロミ
ウム化合物の濃度を０．１ppb以上１０００ppm以下に制
御する。
【００１６】また、本発明の好ましい態様としては、表
面にクロミウム又はクロミウム化合物が存在する上記シ
リコン基板を１１５０℃以下の温度で熱酸化する。ま
た、上記熱酸化に用いる熱処理装置へのシリコン基板の
挿入及び熱酸化時におけるシリコン基板の昇温の少なく
とも一方を酸化性雰囲気で行う。さらに、上記熱酸化に
用いる熱処理装置への上記シリコン基板の挿入を１１５
０℃以下の温度で且つ１０ｍｍ／分以上の速度で行う。
なお、好ましくは、上記熱処理装置として急速昇温熱処
理炉を用いる。
面にクロミウム又はクロミウム化合物が存在する上記シ
リコン基板を１１５０℃以下の温度で熱酸化する。ま
た、上記熱酸化に用いる熱処理装置へのシリコン基板の
挿入及び熱酸化時におけるシリコン基板の昇温の少なく
とも一方を酸化性雰囲気で行う。さらに、上記熱酸化に
用いる熱処理装置への上記シリコン基板の挿入を１１５
０℃以下の温度で且つ１０ｍｍ／分以上の速度で行う。
なお、好ましくは、上記熱処理装置として急速昇温熱処
理炉を用いる。
【００１７】
【００１８】
【００１９】
【作用】本発明では、あらかじめクロミウム又はクロミ
ウム化合物をシリコン基板表面に存在させておくことに
よって、熱酸化時にシリコン酸化膜とその上部電極の界
面及びその界面近傍のシリコン酸化膜内にのみクロミウ
ムを取り込むことができる。
ウム化合物をシリコン基板表面に存在させておくことに
よって、熱酸化時にシリコン酸化膜とその上部電極の界
面及びその界面近傍のシリコン酸化膜内にのみクロミウ
ムを取り込むことができる。
【００２０】また、表面にクロミウム及びクロミウム化
合物が存在するシリコン基板を１１５０℃以下の温度で
熱酸化することにより、シリコン酸化膜の絶縁性をほと
んど損なわず、且つシリコン基板中の電気的特性にほと
んど悪影響を与えることなく、しきい値電圧の制御を行
うことができるＭＯＳトランジスタが得られる。
合物が存在するシリコン基板を１１５０℃以下の温度で
熱酸化することにより、シリコン酸化膜の絶縁性をほと
んど損なわず、且つシリコン基板中の電気的特性にほと
んど悪影響を与えることなく、しきい値電圧の制御を行
うことができるＭＯＳトランジスタが得られる。
【００２１】
【００２２】
【実施例】図１は、本発明の一実施例によるＭＯＳトラ
ンジスタの概略断面図である。１はシリコン基板、２は
ＭＯＳトランジスタのソース領域、３はＭＯＳトランジ
スタのドレイン領域、４はＭＯＳトランジスタのシリコ
ン酸化膜、５はシリコン酸化膜の上部電極であり、６で
示す領域がクロミウムを含ませる領域である。
ンジスタの概略断面図である。１はシリコン基板、２は
ＭＯＳトランジスタのソース領域、３はＭＯＳトランジ
スタのドレイン領域、４はＭＯＳトランジスタのシリコ
ン酸化膜、５はシリコン酸化膜の上部電極であり、６で
示す領域がクロミウムを含ませる領域である。
【００２３】
【表１】
【００２４】表１は、図１に示すシリコン基板１を熱酸
化する前に１００ppm の濃度でクロミウムを添加した無
機溶液又は有機溶液をシリコン基板１表面に塗布後、シ
リコン基板１を熱酸化してＭＯＳトランジスタを作成す
る場合において、クロミウムを添加する溶液の種類がＭ
ＯＳトランジスタのしきい値電圧を変化させるのに有効
であるか否かを示している。表１中の『効果大』は、し
きい値電圧を１Ｖ以上変化させることができたことを示
し、『効果あり』は、しきい値電圧を０．５Ｖ以上１Ｖ
未満変化させることができたことを示し、『効果小』
は、しきい値電圧を０．５Ｖ未満変化させることができ
たことを示す。表１中には、ＭＯＳトランジスタの他の
電気的特性であるシリコン酸化膜４の絶縁耐圧、少数キ
ャリアの発生ライフタイムに及ぼすクロミウムの影響も
同時に記載した。なお、シリコン酸化膜４の絶縁耐圧の
悪影響の判断基準は、シリコン酸化膜４に０Ｖから徐々
に増加するような電圧を印加し、シリコン酸化膜４中を
流れるリーク電流が１μm/cm2 に達した瞬間のシリコン
酸化膜４における印加電界が８MV/cm 以上となるチップ
の数から算出された酸化膜耐圧歩留りが、クロミウムを
添加しないリファレンスの酸化膜耐圧歩留りより少しで
も低下する場合を『悪影響あり』とした。また、発生ラ
イフタイムの悪影響の判断基準は、シリコン基板１中の
少数キャリアの発生ライフタイムの測定値が、クロミウ
ムを添加しないリファレンスのＭＯＳトランジスタのラ
イフタイムと同等の場合を『悪影響なし』、５０％以上
低下している場合を『悪影響あり』とした。
化する前に１００ppm の濃度でクロミウムを添加した無
機溶液又は有機溶液をシリコン基板１表面に塗布後、シ
リコン基板１を熱酸化してＭＯＳトランジスタを作成す
る場合において、クロミウムを添加する溶液の種類がＭ
ＯＳトランジスタのしきい値電圧を変化させるのに有効
であるか否かを示している。表１中の『効果大』は、し
きい値電圧を１Ｖ以上変化させることができたことを示
し、『効果あり』は、しきい値電圧を０．５Ｖ以上１Ｖ
未満変化させることができたことを示し、『効果小』
は、しきい値電圧を０．５Ｖ未満変化させることができ
たことを示す。表１中には、ＭＯＳトランジスタの他の
電気的特性であるシリコン酸化膜４の絶縁耐圧、少数キ
ャリアの発生ライフタイムに及ぼすクロミウムの影響も
同時に記載した。なお、シリコン酸化膜４の絶縁耐圧の
悪影響の判断基準は、シリコン酸化膜４に０Ｖから徐々
に増加するような電圧を印加し、シリコン酸化膜４中を
流れるリーク電流が１μm/cm2 に達した瞬間のシリコン
酸化膜４における印加電界が８MV/cm 以上となるチップ
の数から算出された酸化膜耐圧歩留りが、クロミウムを
添加しないリファレンスの酸化膜耐圧歩留りより少しで
も低下する場合を『悪影響あり』とした。また、発生ラ
イフタイムの悪影響の判断基準は、シリコン基板１中の
少数キャリアの発生ライフタイムの測定値が、クロミウ
ムを添加しないリファレンスのＭＯＳトランジスタのラ
イフタイムと同等の場合を『悪影響なし』、５０％以上
低下している場合を『悪影響あり』とした。
【００２５】２種あるいは３種混合溶液を用いる場合、
シリコン酸化膜４の絶縁耐圧の劣化や少数キャリアの発
生ライフタイムの低下が認められる場合があるが、それ
らの電気的特性の劣化は溶液を塗布することによるシリ
コン表面の面荒れが原因であり、クロミウム自身による
悪影響ではない。従って、それらの結果は、本発明の有
効性を損なうものではない。
シリコン酸化膜４の絶縁耐圧の劣化や少数キャリアの発
生ライフタイムの低下が認められる場合があるが、それ
らの電気的特性の劣化は溶液を塗布することによるシリ
コン表面の面荒れが原因であり、クロミウム自身による
悪影響ではない。従って、それらの結果は、本発明の有
効性を損なうものではない。
【００２６】
【表２】
【００２７】表２は、図１に示すシリコン基板１を熱酸
化する前に１００ppm の濃度でクロミウムを添加した無
機溶液又は有機溶液の中にシリコン基板１を浸漬後、シ
リコン基板１を熱酸化してＭＯＳトランジスタを作成す
る場合において、クロミウムを添加する溶液の種類がＭ
ＯＳトランジスタのしきい値電圧を変化させるのに有効
であるか否かを示している。表１中の『効果大』は、し
きい値電圧を１Ｖ以上変化させることができたことを示
し、『効果あり』は、しきい値電圧を０．５Ｖ以上１Ｖ
未満変化させることができたことを示し、『効果小』
は、しきい値電圧を０．５Ｖ未満変化させることができ
たことを示しす。表１中には、ＭＯＳトランジスタの他
の電気的特性であるシリコン酸化膜４の絶縁耐圧、少数
キャリアの発生ライフタイムに及ぼすクロミウムの影響
も同時に記載した。
化する前に１００ppm の濃度でクロミウムを添加した無
機溶液又は有機溶液の中にシリコン基板１を浸漬後、シ
リコン基板１を熱酸化してＭＯＳトランジスタを作成す
る場合において、クロミウムを添加する溶液の種類がＭ
ＯＳトランジスタのしきい値電圧を変化させるのに有効
であるか否かを示している。表１中の『効果大』は、し
きい値電圧を１Ｖ以上変化させることができたことを示
し、『効果あり』は、しきい値電圧を０．５Ｖ以上１Ｖ
未満変化させることができたことを示し、『効果小』
は、しきい値電圧を０．５Ｖ未満変化させることができ
たことを示しす。表１中には、ＭＯＳトランジスタの他
の電気的特性であるシリコン酸化膜４の絶縁耐圧、少数
キャリアの発生ライフタイムに及ぼすクロミウムの影響
も同時に記載した。
【００２８】２種あるいは３種混合溶液を用いる場合、
シリコン酸化膜４の絶縁耐圧の劣化や少数キャリアの発
生ライフタイムの低下が認められる場合があるが、それ
らの電気的特性の劣化は溶液に浸漬することによるシリ
コン表面の面荒れが原因であり、クロミウム自身による
悪影響ではない。従って、それらの結果は、本発明の有
効性を損なうものではない。
シリコン酸化膜４の絶縁耐圧の劣化や少数キャリアの発
生ライフタイムの低下が認められる場合があるが、それ
らの電気的特性の劣化は溶液に浸漬することによるシリ
コン表面の面荒れが原因であり、クロミウム自身による
悪影響ではない。従って、それらの結果は、本発明の有
効性を損なうものではない。
【００２９】表１、表２の結果から、熱酸化前のシリコ
ン基板１の表面にクロミウムを存在させてしきい値電圧
を制御する場合、その実現にはクロミウムを接触させる
方法を問わないことがわかる。
ン基板１の表面にクロミウムを存在させてしきい値電圧
を制御する場合、その実現にはクロミウムを接触させる
方法を問わないことがわかる。
【００３０】図２は、シリコン基板１を熱酸化する前に
クロミウムを添加した例えば硝酸溶液をシリコン基板１
表面に塗布する場合、硝酸溶液中のクロミウム濃度と塗
布後のシリコン基板１表面に存在するクロミウム量の関
係を示している。横軸は硝酸溶液中のクロミウム濃度を
示しており、縦軸はクロミウム塗布後のシリコン基板１
表面の単位面積当たりのクロミウム量を示している。
クロミウムを添加した例えば硝酸溶液をシリコン基板１
表面に塗布する場合、硝酸溶液中のクロミウム濃度と塗
布後のシリコン基板１表面に存在するクロミウム量の関
係を示している。横軸は硝酸溶液中のクロミウム濃度を
示しており、縦軸はクロミウム塗布後のシリコン基板１
表面の単位面積当たりのクロミウム量を示している。
【００３１】図２から、硝酸溶液中のクロミウム濃度を
０．０１ppm 〜１０００ppm までの範囲で増加させるこ
とにより、シリコン基板１表面の単位面積当たりのクロ
ミウム量を増加させることができる。硝酸溶液中のクロ
ミウム濃度とシリコン基板１表面の単位面積当たりのク
ロミウム量の関係は、単純比例関係であるので、熱酸化
前のシリコン基板１表面に任意の量のクロミウムを存在
させられることがわかる。硝酸溶液中のクロミウム濃度
が０．０１ppm を下回ると、シリコン基板１表面の単位
面積当たりのクロミウム量のばらつきが大きくなり、実
用に供することが難しくなる。
０．０１ppm 〜１０００ppm までの範囲で増加させるこ
とにより、シリコン基板１表面の単位面積当たりのクロ
ミウム量を増加させることができる。硝酸溶液中のクロ
ミウム濃度とシリコン基板１表面の単位面積当たりのク
ロミウム量の関係は、単純比例関係であるので、熱酸化
前のシリコン基板１表面に任意の量のクロミウムを存在
させられることがわかる。硝酸溶液中のクロミウム濃度
が０．０１ppm を下回ると、シリコン基板１表面の単位
面積当たりのクロミウム量のばらつきが大きくなり、実
用に供することが難しくなる。
【００３２】図３は、シリコン基板１を熱酸化する前に
クロミウムを添加した例えば硝酸溶液中にシリコン基板
１を浸漬する場合、硝酸溶液中のクロミウム濃度と浸漬
後のシリコン基板１表面に存在するクロミウム量の関係
を示している。横軸は硝酸溶液中のクロミウム濃度を示
しており、縦軸は硝酸溶液に浸漬後のシリコン基板１表
面の単位面積当たりのクロミウム量を示している。な
お、シリコン基板１の硝酸溶液への浸漬は、シリコン基
板１へのクロミウム付着量を飽和させるため３０秒以上
行う必要がある。また、シリコン基板１を硝酸溶液から
引き上げた後、３０分以上放置して自然乾燥を行う。
クロミウムを添加した例えば硝酸溶液中にシリコン基板
１を浸漬する場合、硝酸溶液中のクロミウム濃度と浸漬
後のシリコン基板１表面に存在するクロミウム量の関係
を示している。横軸は硝酸溶液中のクロミウム濃度を示
しており、縦軸は硝酸溶液に浸漬後のシリコン基板１表
面の単位面積当たりのクロミウム量を示している。な
お、シリコン基板１の硝酸溶液への浸漬は、シリコン基
板１へのクロミウム付着量を飽和させるため３０秒以上
行う必要がある。また、シリコン基板１を硝酸溶液から
引き上げた後、３０分以上放置して自然乾燥を行う。
【００３３】図３から、硝酸溶液中のクロミウム濃度を
１０００ppm までの範囲で増加させることにより、シリ
コン基板１表面の単位面積当たりのクロミウム量を増加
させることができる。硝酸溶液中のクロミウム濃度とシ
リコン基板１表面の単位面積当たりのクロミウム量の関
係は、１対１の関係であるので、熱酸化前のシリコン基
板１表面に任意の量のクロミウムを存在させられること
がわかる。なお、シリコン基板１表面の単位面積当たり
のクロミウム量は、硝酸溶液中のクロミウム濃度が１０
ｐｐｍを越えると飽和傾向を示すようになる。
１０００ppm までの範囲で増加させることにより、シリ
コン基板１表面の単位面積当たりのクロミウム量を増加
させることができる。硝酸溶液中のクロミウム濃度とシ
リコン基板１表面の単位面積当たりのクロミウム量の関
係は、１対１の関係であるので、熱酸化前のシリコン基
板１表面に任意の量のクロミウムを存在させられること
がわかる。なお、シリコン基板１表面の単位面積当たり
のクロミウム量は、硝酸溶液中のクロミウム濃度が１０
ｐｐｍを越えると飽和傾向を示すようになる。
【００３４】次に、本発明の第１実施例によるＭＯＳト
ランジスタの製造方法を図４を参照しながら説明する。
ランジスタの製造方法を図４を参照しながら説明する。
【００３５】図４は、本発明の第１実施例によるＭＯＳ
トランジスタの製造方法を工程順に示す概略断面図であ
る。
トランジスタの製造方法を工程順に示す概略断面図であ
る。
【００３６】まず、図４（ａ）に示すように、不純物と
して燐を４×１０14atoms/cm3 程度の濃度で含むＮ型の
シリコン基板１１の表面を洗浄した後、例えば、クロミ
ウム成分を含む硝酸溶液をシリコン基板１１上にスピン
コートなどの方法で塗布する。クロミウム成分の塗布量
は、２×１０10〜５×１０14atoms/cm2 程度とし、シリ
コン基板１１表面に剥き出ているシリコン原子の面密度
（約２×１０15atoms/cm2 ）よりも少なくする。従っ
て、０．２５〜０．０００１原子層に相当する目に見え
ないクロミウム成分層１２が表面に形成される。なお、
クロミウム成分層１２の形成は浸漬法により行ってもよ
い。
して燐を４×１０14atoms/cm3 程度の濃度で含むＮ型の
シリコン基板１１の表面を洗浄した後、例えば、クロミ
ウム成分を含む硝酸溶液をシリコン基板１１上にスピン
コートなどの方法で塗布する。クロミウム成分の塗布量
は、２×１０10〜５×１０14atoms/cm2 程度とし、シリ
コン基板１１表面に剥き出ているシリコン原子の面密度
（約２×１０15atoms/cm2 ）よりも少なくする。従っ
て、０．２５〜０．０００１原子層に相当する目に見え
ないクロミウム成分層１２が表面に形成される。なお、
クロミウム成分層１２の形成は浸漬法により行ってもよ
い。
【００３７】次に、図４（ｂ）に示すように、クロミウ
ム成分層１２を表面に有するシリコン基板１１を熱処理
炉に挿入して酸化処理を行い、クロミウムを含んだ領域
１４を有するシリコン酸化膜１３を形成する。この時、
熱処理炉における温度プロファイルは図５に示すように
なり、シリコン基板１１の挿入時における温度Ｔ1 、挿
入速度及び雰囲気Ａ、昇温時における昇温速度及び雰囲
気Ｂ、熱酸化時における温度Ｔ2 及び雰囲気Ｃなどの酸
化処理方法を最適化することにより、クロミウムを含ん
だ領域１４をシリコン酸化膜１３の表面近傍にのみ存在
させることができる。なお、シリコン基板１１の熱処理
炉への挿入は、機械を用いて外部から一定の速度で行わ
れる。また、雰囲気Ａと雰囲気Ｂの少なくとも一方は、
微量の酸素を含むアルゴンや窒素などの非酸化性雰囲
気、雰囲気Ｃは、酸素又は水蒸気を含んだ酸素であるこ
とが好ましい。
ム成分層１２を表面に有するシリコン基板１１を熱処理
炉に挿入して酸化処理を行い、クロミウムを含んだ領域
１４を有するシリコン酸化膜１３を形成する。この時、
熱処理炉における温度プロファイルは図５に示すように
なり、シリコン基板１１の挿入時における温度Ｔ1 、挿
入速度及び雰囲気Ａ、昇温時における昇温速度及び雰囲
気Ｂ、熱酸化時における温度Ｔ2 及び雰囲気Ｃなどの酸
化処理方法を最適化することにより、クロミウムを含ん
だ領域１４をシリコン酸化膜１３の表面近傍にのみ存在
させることができる。なお、シリコン基板１１の熱処理
炉への挿入は、機械を用いて外部から一定の速度で行わ
れる。また、雰囲気Ａと雰囲気Ｂの少なくとも一方は、
微量の酸素を含むアルゴンや窒素などの非酸化性雰囲
気、雰囲気Ｃは、酸素又は水蒸気を含んだ酸素であるこ
とが好ましい。
【００３８】次に、図４（ｃ）に示すように、ＬＰＣＶ
Ｄ法により多結晶シリコン膜１５を堆積し、多結晶シリ
コン膜１５にイオン注入などの方法で不純物を導入して
導電性を持たせる。
Ｄ法により多結晶シリコン膜１５を堆積し、多結晶シリ
コン膜１５にイオン注入などの方法で不純物を導入して
導電性を持たせる。
【００３９】次に、図４（ｄ）に示すように、フォトリ
ソグラフィー及びドライエッチングにより多結晶シリコ
ン膜１５をパターニングしてゲート電極１６を形成した
後、Ｂ+ やＢＦ2+などのＰ型の不純物をゲート電極１６
をマスクとしてイオン注入などの方法で打ち込むことに
より低濃度不純物拡散層１７を形成する。
ソグラフィー及びドライエッチングにより多結晶シリコ
ン膜１５をパターニングしてゲート電極１６を形成した
後、Ｂ+ やＢＦ2+などのＰ型の不純物をゲート電極１６
をマスクとしてイオン注入などの方法で打ち込むことに
より低濃度不純物拡散層１７を形成する。
【００４０】次に、図４（ｅ）に示すように、ＬＰＣＶ
Ｄ法によりシリコン酸化膜を堆積した後、ドライエッチ
ングによりエッチバックを行ってサイドウォール酸化膜
１８を形成し、Ｂ+ やＢＦ2+などのＰ型の不純物をゲー
ト電極１６及びサイドウォール酸化膜１８をマスクとし
てイオン注入などの方法で打ち込み、熱処理を行って高
濃度不純物拡散層１９を形成する。
Ｄ法によりシリコン酸化膜を堆積した後、ドライエッチ
ングによりエッチバックを行ってサイドウォール酸化膜
１８を形成し、Ｂ+ やＢＦ2+などのＰ型の不純物をゲー
ト電極１６及びサイドウォール酸化膜１８をマスクとし
てイオン注入などの方法で打ち込み、熱処理を行って高
濃度不純物拡散層１９を形成する。
【００４１】図６は、表面にクロミウムを有するシリコ
ン基板の熱酸化時の温度Ｔ2 をパラメータとした場合に
おけるキャリア濃度の深さ方向分布を示した図である。
ここで、シリコン基板には不純物として燐が４×１０14
atoms/cm3 程度の濃度で添加され、クロミウムは２×１
０14atoms/cm2 の表面密度となるように塗布されてい
る。なお、シリコン基板中のクロミウムはアクセプタと
なるので、クロミウムがシリコン基板に入ると燐から発
生するキャリアを打ち消してシリコン基板中のキャリア
濃度は減少する。
ン基板の熱酸化時の温度Ｔ2 をパラメータとした場合に
おけるキャリア濃度の深さ方向分布を示した図である。
ここで、シリコン基板には不純物として燐が４×１０14
atoms/cm3 程度の濃度で添加され、クロミウムは２×１
０14atoms/cm2 の表面密度となるように塗布されてい
る。なお、シリコン基板中のクロミウムはアクセプタと
なるので、クロミウムがシリコン基板に入ると燐から発
生するキャリアを打ち消してシリコン基板中のキャリア
濃度は減少する。
【００４２】図６において、２１のプロットは熱酸化時
の温度Ｔ2 が１１５０℃の場合、２２のプロットは熱酸
化時の温度Ｔ2 が１２００℃の場合を示している。熱酸
化時の温度Ｔ2 が１１５０℃の場合は、シリコン基板中
のキャリア濃度は深さ方向で一定であり、クロミウムが
シリコン基板に拡散していない。しかし、熱酸化時の温
度Ｔ2 が１２００℃になると、シリコン基板中のキャリ
ア濃度が表面に向かって減少している。これは、シリコ
ン中に拡散したクロミウムがアクセプタ不純物として働
きドナー不純物である燐の作用を打ち消すために起こ
り、クロミウムがシリコン基板に拡散していることを示
している。
の温度Ｔ2 が１１５０℃の場合、２２のプロットは熱酸
化時の温度Ｔ2 が１２００℃の場合を示している。熱酸
化時の温度Ｔ2 が１１５０℃の場合は、シリコン基板中
のキャリア濃度は深さ方向で一定であり、クロミウムが
シリコン基板に拡散していない。しかし、熱酸化時の温
度Ｔ2 が１２００℃になると、シリコン基板中のキャリ
ア濃度が表面に向かって減少している。これは、シリコ
ン中に拡散したクロミウムがアクセプタ不純物として働
きドナー不純物である燐の作用を打ち消すために起こ
り、クロミウムがシリコン基板に拡散していることを示
している。
【００４３】従って、熱酸化時にクロミウムがシリコン
基板に拡散しないようにするためには、熱酸化時の温度
Ｔ2 を１１５０℃以下にする必要がある。
基板に拡散しないようにするためには、熱酸化時の温度
Ｔ2 を１１５０℃以下にする必要がある。
【００４４】図７は、表面にクロミウムを有するシリコ
ン基板を熱処理炉に挿入する時の温度Ｔ1 をパラメータ
とし、１１５０℃で熱酸化を行った場合におけるキャリ
ア濃度の深さ方向分布を示した図である。ここで、シリ
コン基板には不純物として燐が４×１０14atoms/cm3 程
度の濃度で添加され、クロミウムは６×１０12atoms/cm
2 の表面密度となるように塗布されている。また、熱処
理炉への挿入時の雰囲気Ａは非酸化性雰囲気とし、挿入
速度は１００ｍｍ／分とした。
ン基板を熱処理炉に挿入する時の温度Ｔ1 をパラメータ
とし、１１５０℃で熱酸化を行った場合におけるキャリ
ア濃度の深さ方向分布を示した図である。ここで、シリ
コン基板には不純物として燐が４×１０14atoms/cm3 程
度の濃度で添加され、クロミウムは６×１０12atoms/cm
2 の表面密度となるように塗布されている。また、熱処
理炉への挿入時の雰囲気Ａは非酸化性雰囲気とし、挿入
速度は１００ｍｍ／分とした。
【００４５】図７において、３１のプロットは挿入時の
温度Ｔ1 が９００℃の場合、３２のプロットは挿入時の
温度Ｔ1 が１０００℃の場合、３３のプロットは挿入時
の温度Ｔ1 が１１００℃の場合を示している。挿入時の
温度Ｔ1 が９００℃及び１０００℃の場合は、シリコン
基板中のキャリア濃度は深さ方向でほぼ一定であり、ク
ロミウムがシリコン基板に拡散していない。しかし、挿
入時の温度Ｔ1 が１１００℃になると、シリコン基板中
のキャリア濃度が表面に向かって減少し、クロミウムが
シリコン基板に拡散している。
温度Ｔ1 が９００℃の場合、３２のプロットは挿入時の
温度Ｔ1 が１０００℃の場合、３３のプロットは挿入時
の温度Ｔ1 が１１００℃の場合を示している。挿入時の
温度Ｔ1 が９００℃及び１０００℃の場合は、シリコン
基板中のキャリア濃度は深さ方向でほぼ一定であり、ク
ロミウムがシリコン基板に拡散していない。しかし、挿
入時の温度Ｔ1 が１１００℃になると、シリコン基板中
のキャリア濃度が表面に向かって減少し、クロミウムが
シリコン基板に拡散している。
【００４６】以上の実施例は熱処理炉への挿入時の雰囲
気Ａが非酸化性雰囲気の場合であるが、熱処理炉への挿
入時の雰囲気Ａ及び昇温時の雰囲気Ｂが１０％の酸化性
雰囲気の場合は、挿入時の温度Ｔ1 が１１５０℃まで上
昇しても、図７の３１のプロットに示すように、シリコ
ン基板中のキャリア濃度は深さ方向で一定となる。
気Ａが非酸化性雰囲気の場合であるが、熱処理炉への挿
入時の雰囲気Ａ及び昇温時の雰囲気Ｂが１０％の酸化性
雰囲気の場合は、挿入時の温度Ｔ1 が１１５０℃まで上
昇しても、図７の３１のプロットに示すように、シリコ
ン基板中のキャリア濃度は深さ方向で一定となる。
【００４７】すなわち、熱処理炉への挿入を非酸化性雰
囲気で行う場合は、クロミウムがシリコン基板に拡散し
ないようにするために挿入時の温度Ｔ1 を１１００℃未
満とする必要があるが、熱処理炉への挿入を酸化性雰囲
気で行う場合は、挿入時の温度Ｔ1 を１１５０℃として
も問題ないことがわかる。
囲気で行う場合は、クロミウムがシリコン基板に拡散し
ないようにするために挿入時の温度Ｔ1 を１１００℃未
満とする必要があるが、熱処理炉への挿入を酸化性雰囲
気で行う場合は、挿入時の温度Ｔ1 を１１５０℃として
も問題ないことがわかる。
【００４８】
【表３】
【００４９】表３は、表面にクロミウムを有するシリコ
ン基板の熱酸化時における熱処理炉への挿入温度Ｔ1 及
び挿入速度がシリコン基板のキャリア濃度に与える影響
を示した表である。ここで、シリコン基板には不純物と
して燐が４×１０14atoms/cm 3 程度の濃度で添加され、
クロミウムは６×１０12atoms/cm2 の表面密度となるよ
うに塗布されている。なお、シリコン基板のキャリア濃
度に与える影響の評価基準は、図６、図７に示すよう
に、基板深さ方向のキャリア濃度を測定し、表面近傍の
キャリア濃度がクロミウムを意図的に含ませない場合と
比較して変化が確認された場合に『悪影響あり』と判断
した。
ン基板の熱酸化時における熱処理炉への挿入温度Ｔ1 及
び挿入速度がシリコン基板のキャリア濃度に与える影響
を示した表である。ここで、シリコン基板には不純物と
して燐が４×１０14atoms/cm 3 程度の濃度で添加され、
クロミウムは６×１０12atoms/cm2 の表面密度となるよ
うに塗布されている。なお、シリコン基板のキャリア濃
度に与える影響の評価基準は、図６、図７に示すよう
に、基板深さ方向のキャリア濃度を測定し、表面近傍の
キャリア濃度がクロミウムを意図的に含ませない場合と
比較して変化が確認された場合に『悪影響あり』と判断
した。
【００５０】挿入温度Ｔ1 が８００℃以下の場合、挿入
速度が１０ｍｍ／分まで低下しても悪影響は現れない
が、挿入温度Ｔ1 が９００℃では挿入速度が１０ｍｍ／
分以下、挿入温度Ｔ1 が１０００℃では挿入速度が４０
ｍｍ／分以下、挿入温度Ｔ1 が１１００℃では挿入速度
が７０ｍｍ／分以下、挿入温度Ｔ1 が１１５０℃では挿
入速度が９０ｍｍ／分以下で悪影響が現れる。
速度が１０ｍｍ／分まで低下しても悪影響は現れない
が、挿入温度Ｔ1 が９００℃では挿入速度が１０ｍｍ／
分以下、挿入温度Ｔ1 が１０００℃では挿入速度が４０
ｍｍ／分以下、挿入温度Ｔ1 が１１００℃では挿入速度
が７０ｍｍ／分以下、挿入温度Ｔ1 が１１５０℃では挿
入速度が９０ｍｍ／分以下で悪影響が現れる。
【００５１】従って、１１５０℃以下の温度でシリコン
基板を酸化する場合、シリコン基板を熱処理装置に挿入
する温度Ｔ1 によらずクロミウムのシリコン基板への悪
影響を排除するためには、熱処理装置にシリコン基板を
挿入する速度を１００ｍｍ／分以上とする必要がある。
基板を酸化する場合、シリコン基板を熱処理装置に挿入
する温度Ｔ1 によらずクロミウムのシリコン基板への悪
影響を排除するためには、熱処理装置にシリコン基板を
挿入する速度を１００ｍｍ／分以上とする必要がある。
【００５２】また、クロミウムのシリコン基板への悪影
響を排除するためには、ハロゲンやキセノン光源などを
用いた急速昇温型のランプアニール炉を熱処理炉として
使用してもよい。
響を排除するためには、ハロゲンやキセノン光源などを
用いた急速昇温型のランプアニール炉を熱処理炉として
使用してもよい。
【００５３】以上、本発明の第１実施例について説明し
たが、シリコン基板内に添加された不純物は燐ではな
く、ボロン、砒素、アンチモンなどのその他の不純物で
もよい。また、シリコン基板上に存在させるクロミウム
は、例えばＣｒＯ、Ｃｒ2 Ｏ3、ＣｒＯ3 などの酸化ク
ロムなどのクロミウム化合物でもよい。また、本実施例
はＤＲＡＭなどのメモリセル内部に配置されているＭＯ
Ｓ型トランジスタのゲート酸化膜やフラッシュメモリな
どに使用されているトンネル酸化膜、薄膜トランジスタ
（ＴＦＴ）におけるゲート絶縁膜などにも適用可能であ
る。また、素子分離領域に設けられたフィールドトラン
ジスタやＳＯＩ素子などに使用してもよい。また、ＭＯ
Ｓ型トランジスタのゲート酸化膜は、ＯＮＯ膜などのシ
リコン酸化膜とシリコン窒化膜との積層構造の膜であっ
てもよい。
たが、シリコン基板内に添加された不純物は燐ではな
く、ボロン、砒素、アンチモンなどのその他の不純物で
もよい。また、シリコン基板上に存在させるクロミウム
は、例えばＣｒＯ、Ｃｒ2 Ｏ3、ＣｒＯ3 などの酸化ク
ロムなどのクロミウム化合物でもよい。また、本実施例
はＤＲＡＭなどのメモリセル内部に配置されているＭＯ
Ｓ型トランジスタのゲート酸化膜やフラッシュメモリな
どに使用されているトンネル酸化膜、薄膜トランジスタ
（ＴＦＴ）におけるゲート絶縁膜などにも適用可能であ
る。また、素子分離領域に設けられたフィールドトラン
ジスタやＳＯＩ素子などに使用してもよい。また、ＭＯ
Ｓ型トランジスタのゲート酸化膜は、ＯＮＯ膜などのシ
リコン酸化膜とシリコン窒化膜との積層構造の膜であっ
てもよい。
【００５４】次に、本発明の第２実施例によるＭＯＳト
ランジスタの製造方法を図８を参照しながら説明する。
図８は、本発明の第２実施例によるＭＯＳトランジスタ
の製造方法を工程順に示す概略断面図である。
ランジスタの製造方法を図８を参照しながら説明する。
図８は、本発明の第２実施例によるＭＯＳトランジスタ
の製造方法を工程順に示す概略断面図である。
【００５５】まず、図８（ａ）に示すように、不純物と
して燐を４×１０14atoms/cm3 程度の濃度で含むＮ型の
シリコン基板４１の表面を洗浄した後、縦型拡散炉など
の熱処理炉に挿入して酸化処理を行い例えば５００Å程
度の膜厚のシリコン酸化膜４２を形成する。この時、例
えば、熱酸化時における温度を１０００℃、雰囲気を純
度が９９．９９９％以上の水蒸気と酸素の混合雰囲気と
する。
して燐を４×１０14atoms/cm3 程度の濃度で含むＮ型の
シリコン基板４１の表面を洗浄した後、縦型拡散炉など
の熱処理炉に挿入して酸化処理を行い例えば５００Å程
度の膜厚のシリコン酸化膜４２を形成する。この時、例
えば、熱酸化時における温度を１０００℃、雰囲気を純
度が９９．９９９％以上の水蒸気と酸素の混合雰囲気と
する。
【００５６】次に、図８（ｂ）に示すように、イオン注
入４３によりクロミウムイオン又はＣｒＯ3 、ＣｒＯ4
2- 、Ｃｒ2 Ｏ4 2-などのクロミウム酸化物イオンをシ
リコン酸化膜１２中に導入する。この時のイオン注入４
３の条件として、ドーズ量を例えば５×１０11atoms/cm
2 程度、注入エネルギーを例えば２０ｋｅＶ程度とす
る。
入４３によりクロミウムイオン又はＣｒＯ3 、ＣｒＯ4
2- 、Ｃｒ2 Ｏ4 2-などのクロミウム酸化物イオンをシ
リコン酸化膜１２中に導入する。この時のイオン注入４
３の条件として、ドーズ量を例えば５×１０11atoms/cm
2 程度、注入エネルギーを例えば２０ｋｅＶ程度とす
る。
【００５７】次に、図８（ｃ）に示すように、熱処理を
行ってクロミウムをシリコン酸化膜４２中に拡散させる
ことにより、シリコン酸化膜４２の表面近傍にのみクロ
ミウムを含むシリコン酸化膜４４を形成する。この時の
熱処理の条件として、熱処理温度は６００℃〜１０００
℃の範囲であることが好ましく、熱処理時の雰囲気中に
は２％以上で且つ７％未満の濃度の酸素が含まれている
ことが好ましい。また、熱処理時間は５〜６０分の範囲
であることが好ましい。
行ってクロミウムをシリコン酸化膜４２中に拡散させる
ことにより、シリコン酸化膜４２の表面近傍にのみクロ
ミウムを含むシリコン酸化膜４４を形成する。この時の
熱処理の条件として、熱処理温度は６００℃〜１０００
℃の範囲であることが好ましく、熱処理時の雰囲気中に
は２％以上で且つ７％未満の濃度の酸素が含まれている
ことが好ましい。また、熱処理時間は５〜６０分の範囲
であることが好ましい。
【００５８】次に、図８（ｄ）に示すように、ＬＰＣＶ
Ｄ法により多結晶シリコン膜４５を堆積し、多結晶シリ
コン膜４５にイオン注入などの方法で燐等の不純物を導
入して導電性を持たせる。
Ｄ法により多結晶シリコン膜４５を堆積し、多結晶シリ
コン膜４５にイオン注入などの方法で燐等の不純物を導
入して導電性を持たせる。
【００５９】次に、図８（ｅ）に示すように、フォトリ
ソグラフィー及びドライエッチングにより多結晶シリコ
ン膜４５をパターニングしてゲート電極４６を形成した
後、Ｂ+ やＢＦ2+などのＰ型の不純物をゲート電極４６
をマスクとしてイオン注入などの方法で打ち込むことに
より低濃度不純物拡散層４７を形成する。
ソグラフィー及びドライエッチングにより多結晶シリコ
ン膜４５をパターニングしてゲート電極４６を形成した
後、Ｂ+ やＢＦ2+などのＰ型の不純物をゲート電極４６
をマスクとしてイオン注入などの方法で打ち込むことに
より低濃度不純物拡散層４７を形成する。
【００６０】次に、図８（ｆ）に示すように、ＬＰＣＶ
Ｄ法によりシリコン酸化膜を堆積した後、ドライエッチ
ングによりエッチバックを行ってサイドウォール酸化膜
４８を形成し、Ｂ+ やＢＦ2+などのＰ型の不純物をゲー
ト電極４６及びサイドウォール酸化膜４８をマスクとし
てイオン注入などの方法で打ち込み、熱処理を行って高
濃度不純物拡散層４９を形成する。
Ｄ法によりシリコン酸化膜を堆積した後、ドライエッチ
ングによりエッチバックを行ってサイドウォール酸化膜
４８を形成し、Ｂ+ やＢＦ2+などのＰ型の不純物をゲー
ト電極４６及びサイドウォール酸化膜４８をマスクとし
てイオン注入などの方法で打ち込み、熱処理を行って高
濃度不純物拡散層４９を形成する。
【００６１】図９は、クロミウムイオン又はクロミウム
酸化物イオンを５００Åの膜厚のシリコン酸化膜に２０
ｋｅＶの注入エネルギーでイオン注入し、５％の濃度の
酸素を含むアルゴン雰囲気中で９００℃の温度で熱処理
を行った場合におけるクロミウムイオンの注入ドーズ量
とＭＯＳトランジスタのしきい値電圧との関係を示した
図である。
酸化物イオンを５００Åの膜厚のシリコン酸化膜に２０
ｋｅＶの注入エネルギーでイオン注入し、５％の濃度の
酸素を含むアルゴン雰囲気中で９００℃の温度で熱処理
を行った場合におけるクロミウムイオンの注入ドーズ量
とＭＯＳトランジスタのしきい値電圧との関係を示した
図である。
【００６２】図９において、横軸はクロミウムイオンの
注入ドーズ量を示しており、縦軸はクロミウムイオンの
イオン注入を行わないレファレンスウェハにおけるＭＯ
Ｓトランジスタのしきい値電圧と比較してクロミウムイ
オンのイオン注入を行ったＭＯＳトランジスタのしきい
値電圧がどのくらい変化したかを示している。図９よ
り、シリコン酸化膜中に注入するクロミウムイオンのド
ーズ量を２×１０11atoms/cm2 〜５×１０13atoms/cm2
の範囲で変化させることにより、ＭＯＳトランジスタの
しきい値電圧をマイナスの方向に０．５Ｖ〜９Ｖの範囲
で任意に変化できる。
注入ドーズ量を示しており、縦軸はクロミウムイオンの
イオン注入を行わないレファレンスウェハにおけるＭＯ
Ｓトランジスタのしきい値電圧と比較してクロミウムイ
オンのイオン注入を行ったＭＯＳトランジスタのしきい
値電圧がどのくらい変化したかを示している。図９よ
り、シリコン酸化膜中に注入するクロミウムイオンのド
ーズ量を２×１０11atoms/cm2 〜５×１０13atoms/cm2
の範囲で変化させることにより、ＭＯＳトランジスタの
しきい値電圧をマイナスの方向に０．５Ｖ〜９Ｖの範囲
で任意に変化できる。
【００６３】
【表４】
【００６４】表４は、例えば不純物として燐を４×１０
14atoms/cm3 程度の濃度で含むＮ型のシリコン基板上に
熱酸化により５００Å程度の膜厚のシリコン酸化膜を形
成し、注入エネルギー２０ｋｅＶ、注入ドーズ量５×１
０11atoms/cm2 の条件でクロミウムイオンをシリコン酸
化膜中にイオン注入した後、所定の濃度の酸素を含むア
ルゴン雰囲気中で９００℃の温度で４５分間の熱処理を
行った場合におけるシリコン酸化膜の膜厚の変化とＭＯ
Ｓトランジスタのしきい値電圧の制御における効果を示
したものである。なお、表４における酸化膜厚変化の
『変化なし』は、同様の熱処理を施したクロミウムを意
図的に添加しない場合をリファレンスとして、シリコン
酸化膜の膜厚が２Å以上変化しないことを意味してい
る。また、しきい値電圧制御の『効果あり』は、同様の
熱処理を施したクロミウムを意図的に添加しない場合を
リファレンスとして、しきい値電圧が０．１Ｖ以上変化
することを意味している。
14atoms/cm3 程度の濃度で含むＮ型のシリコン基板上に
熱酸化により５００Å程度の膜厚のシリコン酸化膜を形
成し、注入エネルギー２０ｋｅＶ、注入ドーズ量５×１
０11atoms/cm2 の条件でクロミウムイオンをシリコン酸
化膜中にイオン注入した後、所定の濃度の酸素を含むア
ルゴン雰囲気中で９００℃の温度で４５分間の熱処理を
行った場合におけるシリコン酸化膜の膜厚の変化とＭＯ
Ｓトランジスタのしきい値電圧の制御における効果を示
したものである。なお、表４における酸化膜厚変化の
『変化なし』は、同様の熱処理を施したクロミウムを意
図的に添加しない場合をリファレンスとして、シリコン
酸化膜の膜厚が２Å以上変化しないことを意味してい
る。また、しきい値電圧制御の『効果あり』は、同様の
熱処理を施したクロミウムを意図的に添加しない場合を
リファレンスとして、しきい値電圧が０．１Ｖ以上変化
することを意味している。
【００６５】しきい値電圧の制御における効果は、熱処
理における雰囲気中に２％以上の濃度の酸素を含む時に
認められる。しかし、雰囲気中の酸素の濃度が７％以上
になるとシリコン酸化膜の膜厚の増加が発生し、所定の
膜厚のシリコン酸化膜を得ることができなくなる。従っ
て、熱処理によりクロミウムをシリコン酸化膜に取り込
んでしきい値電圧を制御する場合において、シリコン酸
化膜の膜厚の変化を引き起こさないようにするために
は、熱処理を行うときの雰囲気中に２％以上で且つ７％
未満の濃度の酸素を含む必要がある。なお、酸素を含む
雰囲気をアルゴンから窒素などの他の非反応性のガス種
に変えても表４に示した効果に変化はない。
理における雰囲気中に２％以上の濃度の酸素を含む時に
認められる。しかし、雰囲気中の酸素の濃度が７％以上
になるとシリコン酸化膜の膜厚の増加が発生し、所定の
膜厚のシリコン酸化膜を得ることができなくなる。従っ
て、熱処理によりクロミウムをシリコン酸化膜に取り込
んでしきい値電圧を制御する場合において、シリコン酸
化膜の膜厚の変化を引き起こさないようにするために
は、熱処理を行うときの雰囲気中に２％以上で且つ７％
未満の濃度の酸素を含む必要がある。なお、酸素を含む
雰囲気をアルゴンから窒素などの他の非反応性のガス種
に変えても表４に示した効果に変化はない。
【００６６】
【表５】
【００６７】表５は、例えば不純物として燐を４×１０
14atoms/cm3 程度の濃度で含むＮ型のシリコン基板上に
熱酸化により５００Å程度の膜厚のシリコン酸化膜を形
成し、注入エネルギー２０ｋｅＶ、注入ドーズ量５×１
０11atoms/cm2 の条件でクロミウムイオンをシリコン酸
化膜中にイオン注入した後、５％の濃度の酸素を含むア
ルゴン雰囲気中で４５分間の熱処理を３００℃〜１１０
０℃の範囲の温度で行った場合におけるシリコン酸化膜
の膜厚の変化、シリコン基板のキャリア濃度の変化、シ
リコン酸化膜の絶縁耐圧における影響性及びＭＯＳトラ
ンジスタのしきい値電圧の制御における効果を示したも
のである。なお、表５における酸化膜厚変化の『変化な
し』及びしきい値電圧制御の『効果あり』は、表１と同
様のことを意味している。また、表２における基板濃度
変化の『変化あり』は、シリコン基板中のキャリア濃度
に変化が認められることを意味している。さらに、酸化
膜絶縁耐圧の『悪影響あり』は、シリコン酸化膜４に０
Ｖから徐々に増加するような電圧を印加し、シリコン酸
化膜４中を流れるリーク電流が１μm/cm2 に達した瞬間
のシリコン酸化膜４における印加電界が８MV/cm 以上と
なるチップの数から算出された酸化膜耐圧歩留りが、ク
ロミウムを添加しないリファレンスの酸化膜耐圧歩留り
より少しでも低下することを意味している。
14atoms/cm3 程度の濃度で含むＮ型のシリコン基板上に
熱酸化により５００Å程度の膜厚のシリコン酸化膜を形
成し、注入エネルギー２０ｋｅＶ、注入ドーズ量５×１
０11atoms/cm2 の条件でクロミウムイオンをシリコン酸
化膜中にイオン注入した後、５％の濃度の酸素を含むア
ルゴン雰囲気中で４５分間の熱処理を３００℃〜１１０
０℃の範囲の温度で行った場合におけるシリコン酸化膜
の膜厚の変化、シリコン基板のキャリア濃度の変化、シ
リコン酸化膜の絶縁耐圧における影響性及びＭＯＳトラ
ンジスタのしきい値電圧の制御における効果を示したも
のである。なお、表５における酸化膜厚変化の『変化な
し』及びしきい値電圧制御の『効果あり』は、表１と同
様のことを意味している。また、表２における基板濃度
変化の『変化あり』は、シリコン基板中のキャリア濃度
に変化が認められることを意味している。さらに、酸化
膜絶縁耐圧の『悪影響あり』は、シリコン酸化膜４に０
Ｖから徐々に増加するような電圧を印加し、シリコン酸
化膜４中を流れるリーク電流が１μm/cm2 に達した瞬間
のシリコン酸化膜４における印加電界が８MV/cm 以上と
なるチップの数から算出された酸化膜耐圧歩留りが、ク
ロミウムを添加しないリファレンスの酸化膜耐圧歩留り
より少しでも低下することを意味している。
【００６８】シリコン酸化膜の膜厚の変化は、熱処理温
度が１０００℃以上になると認められ、ＭＯＳトランジ
スタのしきい値電圧の制御における効果は、６００℃以
上の熱処理温度になると認められる。また、シリコン基
板のキャリア濃度の変化は、１０５０℃以上の熱処理温
度になると認められるが、シリコン酸化膜の絶縁耐圧に
おける悪影響は、４５０℃以上の熱処理温度になるとほ
とんど認められなくなる。従って、熱処理によりクロミ
ウムをシリコン酸化膜に取り込んでしきい値電圧を制御
するとともに、シリコン酸化膜の膜厚、シリコン基板の
キャリア濃度及びシリコン酸化膜の絶縁耐圧に変化を引
き起こさないようにするためには、熱処理における温度
を６００℃以上で且つ１０００℃未満の値に設定する必
要がある。
度が１０００℃以上になると認められ、ＭＯＳトランジ
スタのしきい値電圧の制御における効果は、６００℃以
上の熱処理温度になると認められる。また、シリコン基
板のキャリア濃度の変化は、１０５０℃以上の熱処理温
度になると認められるが、シリコン酸化膜の絶縁耐圧に
おける悪影響は、４５０℃以上の熱処理温度になるとほ
とんど認められなくなる。従って、熱処理によりクロミ
ウムをシリコン酸化膜に取り込んでしきい値電圧を制御
するとともに、シリコン酸化膜の膜厚、シリコン基板の
キャリア濃度及びシリコン酸化膜の絶縁耐圧に変化を引
き起こさないようにするためには、熱処理における温度
を６００℃以上で且つ１０００℃未満の値に設定する必
要がある。
【００６９】
【表６】
【００７０】表６は、例えば不純物として燐を４×１０
14atoms/cm3 程度の濃度で含むＮ型のシリコン基板上に
熱酸化により５００Å程度の膜厚のシリコン酸化膜を形
成し、注入エネルギー２０ｋｅＶ、注入ドーズ量５×１
０11atoms/cm2 の条件でクロミウムイオンをシリコン酸
化膜中にイオン注入した後、５％の濃度の酸素を含むア
ルゴン雰囲気中で９５０℃の温度で０〜１２０分間の熱
処理を行った場合におけるシリコン酸化膜の膜厚の変
化、シリコン基板のキャリア濃度の変化、シリコン酸化
膜の絶縁耐圧における影響性及びＭＯＳトランジスタの
しきい値電圧の制御における効果を示したものである。
なお、表６における酸化膜厚変化の『変化なし』、しき
い値電圧制御の『効果あり』、基板濃度変化の『変化あ
り』、酸化膜絶縁耐圧の『悪影響あり』は、表５の場合
と同様のことを意味している。
14atoms/cm3 程度の濃度で含むＮ型のシリコン基板上に
熱酸化により５００Å程度の膜厚のシリコン酸化膜を形
成し、注入エネルギー２０ｋｅＶ、注入ドーズ量５×１
０11atoms/cm2 の条件でクロミウムイオンをシリコン酸
化膜中にイオン注入した後、５％の濃度の酸素を含むア
ルゴン雰囲気中で９５０℃の温度で０〜１２０分間の熱
処理を行った場合におけるシリコン酸化膜の膜厚の変
化、シリコン基板のキャリア濃度の変化、シリコン酸化
膜の絶縁耐圧における影響性及びＭＯＳトランジスタの
しきい値電圧の制御における効果を示したものである。
なお、表６における酸化膜厚変化の『変化なし』、しき
い値電圧制御の『効果あり』、基板濃度変化の『変化あ
り』、酸化膜絶縁耐圧の『悪影響あり』は、表５の場合
と同様のことを意味している。
【００７１】シリコン酸化膜の膜厚の変化は、熱処理時
間が６０分までは認められないが、ＭＯＳトランジスタ
のしきい値電圧の制御における効果は、５分以上の熱処
理時間になると認められる。また、シリコン基板のキャ
リア濃度の変化は、５０分までの熱処理時間では認めら
れず、シリコン酸化膜の絶縁耐圧における悪影響は、１
０分以上の熱処理時間になるとほとんど認められなくな
る。従って、熱処理によりクロミウムをシリコン酸化膜
に取り込んでしきい値電圧を制御するとともに、シリコ
ン酸化膜の膜厚、シリコン基板のキャリア濃度、シリコ
ン酸化膜の絶縁耐圧に変化を引き起こさないようにする
ためには、熱処理における時間を５分以上で且つ６０分
未満の値に設定する必要がある。
間が６０分までは認められないが、ＭＯＳトランジスタ
のしきい値電圧の制御における効果は、５分以上の熱処
理時間になると認められる。また、シリコン基板のキャ
リア濃度の変化は、５０分までの熱処理時間では認めら
れず、シリコン酸化膜の絶縁耐圧における悪影響は、１
０分以上の熱処理時間になるとほとんど認められなくな
る。従って、熱処理によりクロミウムをシリコン酸化膜
に取り込んでしきい値電圧を制御するとともに、シリコ
ン酸化膜の膜厚、シリコン基板のキャリア濃度、シリコ
ン酸化膜の絶縁耐圧に変化を引き起こさないようにする
ためには、熱処理における時間を５分以上で且つ６０分
未満の値に設定する必要がある。
【００７２】以上、本発明の第２実施例について、燐を
含有する多結晶シリコンで形成されたゲート電極４６を
具備するＭＯＳトランジスタの製造方法について説明し
たが、燐の代わりにボロンをゲート電極に含ませてもよ
い。ボロンを含有する多結晶シリコンで形成されたゲー
ト電極の場合、燐を含有しているゲート電極に比べ相対
的なしきい値電圧の変化量は小さくなるが、ボロンを含
ませたゲート電極の場合も同様にしきい値電圧の制御を
行うことが可能である。また、シリコン基板内に添加さ
れた不純物は砒素、アンチモンなどのその他の不純物で
もよい。さらに、本実施例はＤＲＡＭなどのメモリセル
内部に配置されているＭＯＳ型トランジスタのゲート酸
化膜やフラッシュメモリなどに使用されているトンネル
酸化膜、薄膜トランジスタ（ＴＦＴ）におけるゲート絶
縁膜などにも適用可能である。また、素子分離領域に設
けられたフィールドトランジスタやＳＯＩ素子などに使
用してもよい。また、ＭＯＳ型トランジスタのゲート酸
化膜は、ＯＮＯ膜などのシリコン酸化膜とシリコン窒化
膜との積層構造の膜であってもよい。また、クロミウム
のシリコン基板への悪影響を排除するため、ハロゲンや
キセノン光源などを用いた急速昇温型のランプアニール
炉を熱処理炉として使用してもよい。
含有する多結晶シリコンで形成されたゲート電極４６を
具備するＭＯＳトランジスタの製造方法について説明し
たが、燐の代わりにボロンをゲート電極に含ませてもよ
い。ボロンを含有する多結晶シリコンで形成されたゲー
ト電極の場合、燐を含有しているゲート電極に比べ相対
的なしきい値電圧の変化量は小さくなるが、ボロンを含
ませたゲート電極の場合も同様にしきい値電圧の制御を
行うことが可能である。また、シリコン基板内に添加さ
れた不純物は砒素、アンチモンなどのその他の不純物で
もよい。さらに、本実施例はＤＲＡＭなどのメモリセル
内部に配置されているＭＯＳ型トランジスタのゲート酸
化膜やフラッシュメモリなどに使用されているトンネル
酸化膜、薄膜トランジスタ（ＴＦＴ）におけるゲート絶
縁膜などにも適用可能である。また、素子分離領域に設
けられたフィールドトランジスタやＳＯＩ素子などに使
用してもよい。また、ＭＯＳ型トランジスタのゲート酸
化膜は、ＯＮＯ膜などのシリコン酸化膜とシリコン窒化
膜との積層構造の膜であってもよい。また、クロミウム
のシリコン基板への悪影響を排除するため、ハロゲンや
キセノン光源などを用いた急速昇温型のランプアニール
炉を熱処理炉として使用してもよい。
【００７３】
【発明の効果】本発明により、シリコン酸化膜中にクロ
ミウムを効果的に含ませることができるので、シリコン
酸化膜の絶縁性をほとんど損なわず、且つシリコン基板
中の電気的特性にほとんど悪影響を与えることなく、し
きい値電圧の制御を行うことが可能なＭＯＳトランジス
タを容易に製造でき、高集積密度を有する半導体集積回
路に極めて有用である。
ミウムを効果的に含ませることができるので、シリコン
酸化膜の絶縁性をほとんど損なわず、且つシリコン基板
中の電気的特性にほとんど悪影響を与えることなく、し
きい値電圧の制御を行うことが可能なＭＯＳトランジス
タを容易に製造でき、高集積密度を有する半導体集積回
路に極めて有用である。
【図１】本発明の一実施例によるＭＯＳトランジスタの
概略断面図である。
概略断面図である。
【図２】クロミウムを添加した硝酸溶液をシリコン基板
表面に塗布する場合の硝酸溶液中のクロミウム濃度と塗
布後のシリコン基板表面に存在するクロミウム量の関係
を示した図である。
表面に塗布する場合の硝酸溶液中のクロミウム濃度と塗
布後のシリコン基板表面に存在するクロミウム量の関係
を示した図である。
【図３】クロミウムを添加した硝酸溶液中にシリコン基
板を浸漬する場合の硝酸溶液中のクロミウム濃度と浸漬
後のシリコン基板表面に存在するクロミウム量の関係を
示した図である。
板を浸漬する場合の硝酸溶液中のクロミウム濃度と浸漬
後のシリコン基板表面に存在するクロミウム量の関係を
示した図である。
【図４】本発明の第１実施例によるＭＯＳトランジスタ
の製造方法を工程順に示す概略断面図である。
の製造方法を工程順に示す概略断面図である。
【図５】熱処理炉の温度プロファイルを示す図である。
【図６】表面にクロミウムを有するシリコン基板の熱酸
化時の温度をパラメータとした場合におけるキャリア濃
度の深さ方向分布を示した図である。
化時の温度をパラメータとした場合におけるキャリア濃
度の深さ方向分布を示した図である。
【図７】表面にクロミウムを有するシリコン基板を熱処
理炉に挿入する時の温度をパラメータとし１１５０℃で
熱酸化を行った場合におけるキャリア濃度の深さ方向分
布を示した図である。
理炉に挿入する時の温度をパラメータとし１１５０℃で
熱酸化を行った場合におけるキャリア濃度の深さ方向分
布を示した図である。
【図８】本発明の第２実施例によるＭＯＳトランジスタ
の製造方法を工程順に示す概略断面図である。
の製造方法を工程順に示す概略断面図である。
【図９】クロミウムイオン又はクロミウム酸化物イオン
のシリコン酸化膜における注入ドーズ量とＭＯＳトラン
ジスタのしきい値電圧との関係を示した図である。
のシリコン酸化膜における注入ドーズ量とＭＯＳトラン
ジスタのしきい値電圧との関係を示した図である。
１、１１、４１ シリコン基板
２ ソース領域
３ ドレイン領域
４、１３、４２ シリコン酸化膜
５ シリコン酸化膜の上部電極
６、１４、４４ シリコン酸化膜中においてクロミウム
が含まれる領域 １２ ０．２５〜０．０００１原子層に相当するクロミ
ウム成分層 １５、４５ 多結晶シリコン層 １６、４６ ゲート電極 １７、４７ 低濃度不純物拡散層 １８、４８ サイドウォール酸化膜 １９、４９ 高濃度不純物拡散層 ４３ イオン注入
が含まれる領域 １２ ０．２５〜０．０００１原子層に相当するクロミ
ウム成分層 １５、４５ 多結晶シリコン層 １６、４６ ゲート電極 １７、４７ 低濃度不純物拡散層 １８、４８ サイドウォール酸化膜 １９、４９ 高濃度不純物拡散層 ４３ イオン注入
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/78
Claims (6)
- 【請求項１】 シリコン基板を熱酸化してシリコン酸化
膜を形成する前に、上記シリコン基板表面にクロミウム
又はクロミウム化合物を添加した無機溶液又は有機溶液
を接触させてクロミウムを上記シリコン基板表面に存在
させ、その後の上記シリコン基板の熱酸化によりクロミ
ウムをシリコン酸化膜中に含ませることを特徴とするＭ
ＯＳトランジスタの製造方法。 - 【請求項２】 無機溶液又は有機溶液中のクロミウム又
はクロミウム化合物の濃度を１０００ppm以下に制御す
ることを特徴とする請求項１に記載のＭＯＳトランジス
タの製造方法。 - 【請求項３】 表面にクロミウム又はクロミウム化合物
が存在する上記シリコン基板を１１５０℃以下の温度で
熱酸化することを特徴とする請求項１又は２に記載のＭ
ＯＳトランジスタの製造方法。 - 【請求項４】 上記熱酸化に用いる熱処理装置への上記
シリコン基板の挿入及び熱酸化時における上記シリコン
基板の昇温の少なくとも一方を酸化性雰囲気で行うこと
を特徴とする請求項１〜３のいずれか１項に記載のＭＯ
Ｓトランジスタの製造方法。 - 【請求項５】 上記熱酸化に用いる熱処理装置への上記
シリコン基板の挿入を１１５０℃以下の温度で且つ１０
０ｍｍ／分以上の速度で行うことを特徴とする請求項１
〜４のいずれか１項に記載のＭＯＳトランジスタの製造
方法。 - 【請求項６】 上記熱処理装置として急速昇温熱処理炉
を用いることを特徴とする請求項５に記載のＭＯＳトラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18277494A JP3459050B2 (ja) | 1993-07-13 | 1994-07-12 | Ｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-195385 | 1993-07-13 | ||
| JP19538593 | 1993-07-13 | ||
| JP6-168995 | 1994-06-28 | ||
| JP16899594 | 1994-06-28 | ||
| JP18277494A JP3459050B2 (ja) | 1993-07-13 | 1994-07-12 | Ｍｏｓトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878673A JPH0878673A (ja) | 1996-03-22 |
| JP3459050B2 true JP3459050B2 (ja) | 2003-10-20 |
Family
ID=27323104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18277494A Expired - Fee Related JP3459050B2 (ja) | 1993-07-13 | 1994-07-12 | Ｍｏｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3459050B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559351A (en) * | 1993-07-13 | 1996-09-24 | Nippon Steel Corporation | Semiconductor element having Cr in silicon dioxide |
| JP5090682B2 (ja) * | 2006-07-21 | 2012-12-05 | 信越半導体株式会社 | 半導体基板の処理方法 |
-
1994
- 1994-07-12 JP JP18277494A patent/JP3459050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878673A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204856B1 (ko) | 반도체 기판의 표면 영역내에 얕은 접합을 형성하기 위한 방법 및 장치 | |
| KR100642627B1 (ko) | 다결정 실리콘 구조물의 제조 방법 | |
| KR940008728B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| JP4521327B2 (ja) | 半導体装置の製造方法 | |
| JPH08203842A (ja) | 半導体装置の製造方法 | |
| US7208360B2 (en) | Semiconductor device and method of manufacturing the same | |
| US4502205A (en) | Method of manufacturing an MIS type semiconductor device | |
| US4394191A (en) | Stacked polycrystalline silicon film of high and low conductivity layers | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| JPS6224945B2 (ja) | ||
| US5559351A (en) | Semiconductor element having Cr in silicon dioxide | |
| US6593640B1 (en) | Bipolar transistor and methods of forming bipolar transistors | |
| US4362574A (en) | Integrated circuit and manufacturing method | |
| KR100367740B1 (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| JPH0748516B2 (ja) | 埋没導電層を有する誘電的に分離されたデバイスの製造方法 | |
| US4409726A (en) | Method of making well regions for CMOS devices | |
| JP3459050B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US20070054444A1 (en) | Manufacturing method of a semiconductor device | |
| US4835111A (en) | Method of fabricating self-aligned zener diode | |
| Wada et al. | Silicon planar devices using nitrogen Ion implantation | |
| JPH0334649B2 (ja) | ||
| JPH0689870A (ja) | 半導体素子の製造方法 | |
| US7138688B2 (en) | Doping method and semiconductor device fabricated using the method | |
| RU1083842C (ru) | Способ создания легированных областей полупроводниковых приборов и интегральных микросхем |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |