JPH01232770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01232770A JPH01232770A JP5990988A JP5990988A JPH01232770A JP H01232770 A JPH01232770 A JP H01232770A JP 5990988 A JP5990988 A JP 5990988A JP 5990988 A JP5990988 A JP 5990988A JP H01232770 A JPH01232770 A JP H01232770A
- Authority
- JP
- Japan
- Prior art keywords
- boron
- electrode
- active layer
- gaas
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 21
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052796 boron Inorganic materials 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 abstract description 15
- 150000002500 ions Chemical class 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 229910052785 arsenic Inorganic materials 0.000 abstract 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract 1
- 238000002513 implantation Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000219112 Cucumis Species 0.000 description 1
- 235000015510 Cucumis melo subsp melo Nutrition 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- FJJCIZWZNKZHII-UHFFFAOYSA-N [4,6-bis(cyanoamino)-1,3,5-triazin-2-yl]cyanamide Chemical compound N#CNC1=NC(NC#N)=NC(NC#N)=N1 FJJCIZWZNKZHII-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004313 glare Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明はGaAs MESFFJT(Metal−8e
miconductorField−Effect−T
ranslstor)を構成する半導体装置に関する。
miconductorField−Effect−T
ranslstor)を構成する半導体装置に関する。
(従来の技術)
従来、GaAs MESFETの母材として、主にCr
添加牛絶縁性GaAs 、無添加LEC(9キツド・エ
ンキャブシュレーテッド・チョクラルスキー) GaA
sが用いられてきた。第1図は無添加LECGaAs基
板上にイオン注入によシ動作層を形成し、GaAsME
SFETを製造する場合の例である。
添加牛絶縁性GaAs 、無添加LEC(9キツド・エ
ンキャブシュレーテッド・チョクラルスキー) GaA
sが用いられてきた。第1図は無添加LECGaAs基
板上にイオン注入によシ動作層を形成し、GaAsME
SFETを製造する場合の例である。
まずwc1図(&)のように無添加LECGaAs基板
(母材)1ノに適当な前処理を施した後、化学気相堆積
法によシSiOx層12を5000X堆積し、レジスト
13を用いた写真蝕刻法によシ所望部分の開口を行なう
。その後Stイオンを、加速エネルギ180 key、
ドーズ量5×10173 でイオン注入し、電惚
層148,142を形成する。次に第1図(b)のよう
に基板1ノ上の・ぐターンを除去し、再度基板11の表
面に適当な前処理を厖こし、化学気相堆積法によシ5i
Oc層15を5000X堆積し、レジストノロを用いた
写真蝕刻法によ勺所望部分(層141.142間)の開
口を行なう。その後加速電圧100keV、 ドーズ
量3 X 10−’ 2cnr 2でsiイオンを注入
し、第1図(e)の如く動作層17を形成する。次に基
板ll上のパターンを除去し、ヒ累雰囲気中で850℃
、15分間キャップレスアニールを行ない、前記注入イ
オンの電気的活性化を行なう。その後リフトオフ法を用
いてr−)電極18、ソース電極19、ドレイン電極2
0を形成するものである。
(母材)1ノに適当な前処理を施した後、化学気相堆積
法によシSiOx層12を5000X堆積し、レジスト
13を用いた写真蝕刻法によシ所望部分の開口を行なう
。その後Stイオンを、加速エネルギ180 key、
ドーズ量5×10173 でイオン注入し、電惚
層148,142を形成する。次に第1図(b)のよう
に基板1ノ上の・ぐターンを除去し、再度基板11の表
面に適当な前処理を厖こし、化学気相堆積法によシ5i
Oc層15を5000X堆積し、レジストノロを用いた
写真蝕刻法によ勺所望部分(層141.142間)の開
口を行なう。その後加速電圧100keV、 ドーズ
量3 X 10−’ 2cnr 2でsiイオンを注入
し、第1図(e)の如く動作層17を形成する。次に基
板ll上のパターンを除去し、ヒ累雰囲気中で850℃
、15分間キャップレスアニールを行ない、前記注入イ
オンの電気的活性化を行なう。その後リフトオフ法を用
いてr−)電極18、ソース電極19、ドレイン電極2
0を形成するものである。
(発明が解決しようとする課題)
上記従来技術を用いてGaAs MESFETを作製し
た場合、まずイオン注入を用いて動作l−17を形成す
ると、GaAs母材lノに含まれるメロンと炭素の濃度
に、キャラブレスアニール時の活性化率が依存してしま
う問題がある。また母材11に含まれるボロンと炭素の
合計の#に度が2×1017 cm 付近以下である
と、作製したG1As MESFETのfD−VD(ド
レイン電流−電圧)特性が、ある−足電圧A以上で非線
形動作を示す(第3図)。このドレイン電流IDの非線
形動作が生じると、FETのノイズ特性に対し非常に悪
影響があることが知られている。
た場合、まずイオン注入を用いて動作l−17を形成す
ると、GaAs母材lノに含まれるメロンと炭素の濃度
に、キャラブレスアニール時の活性化率が依存してしま
う問題がある。また母材11に含まれるボロンと炭素の
合計の#に度が2×1017 cm 付近以下である
と、作製したG1As MESFETのfD−VD(ド
レイン電流−電圧)特性が、ある−足電圧A以上で非線
形動作を示す(第3図)。このドレイン電流IDの非線
形動作が生じると、FETのノイズ特性に対し非常に悪
影響があることが知られている。
以上のことは、母材にエピタキシャル層を形成し、作成
した場合でも同様であることが確認されている。
した場合でも同様であることが確認されている。
本発明の目的は、GaAs MESFETの非線形動作
を解消するか、またはより高圧側に移行させることであ
る。
を解消するか、またはより高圧側に移行させることであ
る。
[発明の構成]
(課題を解決するための手段と作用)
本発明は、GaAs MESFgTの母材として、&0
ン及びまたは炭素を不純物として含み、該不純物におけ
る単独または両者の合計濃度が2×10 α以上のGa
As基板を用いることを特徴としている。
ン及びまたは炭素を不純物として含み、該不純物におけ
る単独または両者の合計濃度が2×10 α以上のGa
As基板を用いることを特徴としている。
上記GaAs基板を母材としてGaAs MESFET
f作製した場合、そのドレイン電流IDの非漉形動作
が解消、あるいは非線形動作開始点(第3図のAiC相
当)がMESFETの通常使用条件の高圧側へ移行する
ことが確認されている。
f作製した場合、そのドレイン電流IDの非漉形動作
が解消、あるいは非線形動作開始点(第3図のAiC相
当)がMESFETの通常使用条件の高圧側へ移行する
ことが確認されている。
(実施例)
以下図面を参照して本発明の一実施例?説明する。なお
本実施例が前記従来例(M1図ンと異なるのは、母材1
1として、ボロ/・炭素の合計不純物濃度が2 X 1
0110l7 ’以上のGaAs基板を用いたことのみ
であるから、第1図を用いて本実施例を説明する。即ち
母材l)として、ボロンと炭素の合計不純物濃度が2
X 10”cm−5以上のGaAs基板を用い、従来例
で説明したものと同様にSlのイオン注入によシ、電極
層141.14.、動作層17を形成した後、ヒ累雰囲
気下で850℃、15分間のキヤ、グレスアニールを施
こし、イオン注入層の電気的活性化を行なう。その後リ
フトオフ法でダート電極18、ソース電極19、ドレイ
ン電極20を形成する。
本実施例が前記従来例(M1図ンと異なるのは、母材1
1として、ボロ/・炭素の合計不純物濃度が2 X 1
0110l7 ’以上のGaAs基板を用いたことのみ
であるから、第1図を用いて本実施例を説明する。即ち
母材l)として、ボロンと炭素の合計不純物濃度が2
X 10”cm−5以上のGaAs基板を用い、従来例
で説明したものと同様にSlのイオン注入によシ、電極
層141.14.、動作層17を形成した後、ヒ累雰囲
気下で850℃、15分間のキヤ、グレスアニールを施
こし、イオン注入層の電気的活性化を行なう。その後リ
フトオフ法でダート電極18、ソース電極19、ドレイ
ン電極20を形成する。
ところでイオン注入によシ形成された動作層17は、通
常は母材lノとの境界面かはつきシしたものではなく、
ぼやけている。このぼやけが第3図の非線形特性の発生
原因となると考えられる。
常は母材lノとの境界面かはつきシしたものではなく、
ぼやけている。このぼやけが第3図の非線形特性の発生
原因となると考えられる。
上記動作J@17のぼやけは、核層17の下端近傍で急
#、に現われ、だらだらと下方に続く形状となる。しか
して本発明実施においては、2XlOcy+s以上のゴ
ロ/及び炭素(共にアクセプタ)によシ、動作層I7を
形成するSt (ドナー)を相殺し、上記動作層17の
下端のぼやけ金なくシ、母材lノと動作層17の界面を
はつきシさせている。
#、に現われ、だらだらと下方に続く形状となる。しか
して本発明実施においては、2XlOcy+s以上のゴ
ロ/及び炭素(共にアクセプタ)によシ、動作層I7を
形成するSt (ドナー)を相殺し、上記動作層17の
下端のぼやけ金なくシ、母材lノと動作層17の界面を
はつきシさせている。
即チMESFET においてドレイン電圧VDを高くし
ていくと、通常は成る閾値以上で動作層ノア、電極層1
41.142以外を流れるリーク電流(特に動作層17
のぼやけの部分の電流)が振動を始める。この電流が第
2のr−トとして働くだめK、第3図の非線形動作が開
始されると考えられる。
ていくと、通常は成る閾値以上で動作層ノア、電極層1
41.142以外を流れるリーク電流(特に動作層17
のぼやけの部分の電流)が振動を始める。この電流が第
2のr−トとして働くだめK、第3図の非線形動作が開
始されると考えられる。
しかし母材1ノに含まれるざロンと炭素の合計濃り電流
の振動が無くなる、或いは減少することが確認された。
の振動が無くなる、或いは減少することが確認された。
また文献”IEEE Transactlon onE
lectron Devicea、VOL、ED −3
4A6.June 1987゜PP 1239〜124
4”は高Cr添加基板で上記同様の効果がるることを確
認している。ただしこの場合はドレイン電流rDの経時
変化が大であるという弊書があった。
lectron Devicea、VOL、ED −3
4A6.June 1987゜PP 1239〜124
4”は高Cr添加基板で上記同様の効果がるることを確
認している。ただしこの場合はドレイン電流rDの経時
変化が大であるという弊書があった。
以上のことから、母材IIに含まれるボロンと炭素の合
計濃度を2×1017m以上とすることによ?) 、G
aAs MESFETの第3図の如き非線形動作を抑制
することができる。
計濃度を2×1017m以上とすることによ?) 、G
aAs MESFETの第3図の如き非線形動作を抑制
することができる。
なお本発明は実施例に限られず種々の応用が可能である
。例えば実施例では母材に含まれる不純物をボロンと炭
素としたが、これらのいずれか−方でも、#に度は上記
と同じとして同様の効果が得られ、またドレイン電流の
経時変化がないことが確認されている。
。例えば実施例では母材に含まれる不純物をボロンと炭
素としたが、これらのいずれか−方でも、#に度は上記
と同じとして同様の効果が得られ、またドレイン電流の
経時変化がないことが確認されている。
[発明の効果]
以上説明した如く不@明によれば、母材として2×10
17”cm−3以上のゴロ/あるいは炭素あるいはその
両方を含むGaAs基板を用いることによシ、GaAs
MESFETの非線形動作が抑制でき、またドレイン
電流の経時変化がないなどの利点を有したGaAs M
ESFETが得られるものである。
17”cm−3以上のゴロ/あるいは炭素あるいはその
両方を含むGaAs基板を用いることによシ、GaAs
MESFETの非線形動作が抑制でき、またドレイン
電流の経時変化がないなどの利点を有したGaAs M
ESFETが得られるものである。
第1図は従来例と本発明の一実施例の製造工程図、第2
図は同実施例で得られる特性図、!ig3図は上記従来
例で得られる特性図である。 11 ・= GaAs基板(母材)、14..142−
・・電極層、17・・・動作層、18・・・r−上電極
、19・・・ −ソースvL他、20・・・ドレイン電
極。 出願人代理人 弁理士 鈴 江 武 彦第1図 V。 第2図 D 第3図
図は同実施例で得られる特性図、!ig3図は上記従来
例で得られる特性図である。 11 ・= GaAs基板(母材)、14..142−
・・電極層、17・・・動作層、18・・・r−上電極
、19・・・ −ソースvL他、20・・・ドレイン電
極。 出願人代理人 弁理士 鈴 江 武 彦第1図 V。 第2図 D 第3図
Claims (3)
- (1)GaAsMESFETの母材として、2×10^
1^7cm^−^3以上のボロンを不純物として含むG
aAsを用いたことを特徴とする半導体装置。 - (2)GaAsMESFETの母材として、2×10^
1^7cm^−^3以上の炭素を不純物として含むGa
Asを用いたことを特徴とする半導体装置。 - (3)GaAsMESFETの母材として、合計2×1
0^1^7cm^−^3のボロン及び炭素を不純物とし
て含むGaAsを用いたことを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5990988A JPH01232770A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
US07/704,838 US5153703A (en) | 1988-03-14 | 1991-05-20 | Semiconductor device |
US07/913,452 US5229637A (en) | 1988-03-14 | 1992-07-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5990988A JPH01232770A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01232770A true JPH01232770A (ja) | 1989-09-18 |
Family
ID=13126719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5990988A Pending JPH01232770A (ja) | 1988-03-14 | 1988-03-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01232770A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58223700A (ja) * | 1982-06-23 | 1983-12-26 | Agency Of Ind Science & Technol | 化合物半導体基板結晶の処理方法 |
-
1988
- 1988-03-14 JP JP5990988A patent/JPH01232770A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58223700A (ja) * | 1982-06-23 | 1983-12-26 | Agency Of Ind Science & Technol | 化合物半導体基板結晶の処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5898982A (ja) | 砒化ガリウムmesfet素子の製造方法 | |
KR100329251B1 (ko) | 반도체소자및그제조방법 | |
JPH0259624B2 (ja) | ||
JPH0324782B2 (ja) | ||
US4473939A (en) | Process for fabricating GaAs FET with ion implanted channel layer | |
US5382808A (en) | Metal boride ohmic contact on diamond and method for making same | |
JPH01232770A (ja) | 半導体装置 | |
US5153703A (en) | Semiconductor device | |
Stanchina et al. | Effects and characterization of ion implantation enhanced GaAs Schottky barriers | |
US5229637A (en) | Semiconductor device | |
US20040207045A1 (en) | Method of fabricating semiconductor device having semiconductor resistance element | |
JPS6047428A (ja) | 半導体装置の製造方法 | |
JP2503594B2 (ja) | 半導体集積装置及びその製造方法 | |
JP2624642B2 (ja) | 半導体装置の製法 | |
JPH09172163A (ja) | 半導体装置の製造方法 | |
JP2867557B2 (ja) | 半導体装置及びその製造方法 | |
JPH0226781B2 (ja) | ||
JPH0770543B2 (ja) | トランジスタの製造方法 | |
JPS62293679A (ja) | 電界効果型半導体装置及びその製造方法 | |
JPH08167622A (ja) | 半導体装置及びその製造方法 | |
JPH02119146A (ja) | 半導体装置 | |
JPH01286308A (ja) | GaAs電界効果トランジスタの製造方法 | |
JPH10242096A (ja) | GaAs層の表面安定化方法、GaAs半導体装置の製造方法および半導体層の形成方法 | |
JP3103693B2 (ja) | 半導体装置の製造方法 | |
JPS62250635A (ja) | 半導体装置の製造方法 |