JPS5821858A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5821858A JPS5821858A JP56121131A JP12113181A JPS5821858A JP S5821858 A JPS5821858 A JP S5821858A JP 56121131 A JP56121131 A JP 56121131A JP 12113181 A JP12113181 A JP 12113181A JP S5821858 A JPS5821858 A JP S5821858A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- substrate
- conductive type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims description 26
- 239000010408 film Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、相補型ＭＩ８半導体集積回路装置の製造方法
に関し、特にコンタクトホールの形成に関する。
に関し、特にコンタクトホールの形成に関する。
従来、相補型ＭＩ８半導体集積回路装置は、拡散層上絶
縁膜にコンタクトホールをＵｉ］孔する場合配線と基板
が短絡しないように、拡散層はコンタクトホールの大き
さに対して数ミクロンのマージンをもたせて大きく設計
される。近年、相補型ＭＩｓ半導体集積回路装置が高密
度化するに従い、コンタクトと拡散層間のマージンを少
なくする事が要求されている。これは目金ぜ粘度の向上
及びコンタクトホール形成装置等の進歩により、ある程
度可能であるが、本質的には解決されない。
縁膜にコンタクトホールをＵｉ］孔する場合配線と基板
が短絡しないように、拡散層はコンタクトホールの大き
さに対して数ミクロンのマージンをもたせて大きく設計
される。近年、相補型ＭＩｓ半導体集積回路装置が高密
度化するに従い、コンタクトと拡散層間のマージンを少
なくする事が要求されている。これは目金ぜ粘度の向上
及びコンタクトホール形成装置等の進歩により、ある程
度可能であるが、本質的には解決されない。
本発明は、コンタクトホールに自己整合拡散層を形成す
る事により、高密度の相補型ＭＩＳ半導体集積回路装置
の製造方法を提供するものである。
る事により、高密度の相補型ＭＩＳ半導体集積回路装置
の製造方法を提供するものである。
本発明の製造方法は、半導体基板の一生表面に該基板と
逆導電型押込層を形成する工程と該押込層表面に該押込
層と逆導電型の第１拡散層及び該押込層以外の領域に該
基板と逆導電型の第２拡散層を形成する工程と、該基板
表面に絶縁膜を形成する工程と、該第１拡散層上絶縁膜
にコンタクトホールを開孔後、該第１拡散層と同一導電
型の不純物を導入する工程と該第２拡散層上絶縁膜に、
バタン化したホトレジストを保護膜としてコンタクトホ
ールを開孔後、該ホトレジストを保護膜として、該第２
拡散層と同一導電型の不純物を、イオン注入法により導
入する工程と、該ホトレジストを除去後、導電性薄膜を
被着バターニングし、相互配線を形成する工程とを含ん
で構成されている。
逆導電型押込層を形成する工程と該押込層表面に該押込
層と逆導電型の第１拡散層及び該押込層以外の領域に該
基板と逆導電型の第２拡散層を形成する工程と、該基板
表面に絶縁膜を形成する工程と、該第１拡散層上絶縁膜
にコンタクトホールを開孔後、該第１拡散層と同一導電
型の不純物を導入する工程と該第２拡散層上絶縁膜に、
バタン化したホトレジストを保護膜としてコンタクトホ
ールを開孔後、該ホトレジストを保護膜として、該第２
拡散層と同一導電型の不純物を、イオン注入法により導
入する工程と、該ホトレジストを除去後、導電性薄膜を
被着バターニングし、相互配線を形成する工程とを含ん
で構成されている。
つぎに、本発明を実施例により詳細に説明する。
第１図ないし第４図は本発明の一実施例の工程を説明す
る図であり、まず第１図の如くＮ型シリコン基板１０表
面に、Ｐ型押込層２を形成する。更に、Ｎ型拡散層３及
びＰ型拡散層４を形成する。
る図であり、まず第１図の如くＮ型シリコン基板１０表
面に、Ｐ型押込層２を形成する。更に、Ｎ型拡散層３及
びＰ型拡散層４を形成する。
その後、絶縁膜５を形成する。次に、第２図の如く、（
イ）の部分にコンタクトホールを開孔後、Ｎ型の不純物
を拡散法、イオン注入法等により導入して、コンタクト
ポールに自己整合に新らたなＮ型拡散層６を形成する。
イ）の部分にコンタクトホールを開孔後、Ｎ型の不純物
を拡散法、イオン注入法等により導入して、コンタクト
ポールに自己整合に新らたなＮ型拡散層６を形成する。
次に、第３図の如く、バタン化したホトレジスト７を保
護膜として（ロ）の部分にコンタクトホールを開孔後、
ホトレジストアを保護膜としてＰ型の不純物をイオン注
入法により導入して、コンタクトホールに自己整合に新
らたなＰ型拡散層８を形成する。その後、ホトレジスト
７を除去後、第４図の如く、アルミニウム等の導電性薄
膜を被着し、パターニングする事により相互配線が形成
される。
護膜として（ロ）の部分にコンタクトホールを開孔後、
ホトレジストアを保護膜としてＰ型の不純物をイオン注
入法により導入して、コンタクトホールに自己整合に新
らたなＰ型拡散層８を形成する。その後、ホトレジスト
７を除去後、第４図の如く、アルミニウム等の導電性薄
膜を被着し、パターニングする事により相互配線が形成
される。
以上のように、本発明によれば、（イ）及び（ロ）の部
分に形成されたコンタクトホールに自己整合的に拡散層
を形成することができるため、コンタクトホールと拡散
層の目合せマージンを考慮する必要がなく相補型ＭＩＳ
半導体集積回路装置の高密度化に適している。
分に形成されたコンタクトホールに自己整合的に拡散層
を形成することができるため、コンタクトホールと拡散
層の目合せマージンを考慮する必要がなく相補型ＭＩＳ
半導体集積回路装置の高密度化に適している。
第１図ないし第４図は、本発明の一実施例を工程順に示
した断面図である。 なお、図において、１・・・・・・Ｎ型シリコン基板、
２・・・・・・Ｐ型押込層、３・・・・・・Ｎ型拡散層
、４・・・・・・Ｐ型拡散層、５・・・・・・絶縁膜、
６・・・・・・自己整合Ｎ型拡散層、７・・・・・・ホ
トレジスト、８・・・・・・自己整合Ｐ型拡散層、９・
・・・・・導電性膜（アルミニウム等）、である。 ５− 勃炙２ １ しｄ 舅 ２ ス
した断面図である。 なお、図において、１・・・・・・Ｎ型シリコン基板、
２・・・・・・Ｐ型押込層、３・・・・・・Ｎ型拡散層
、４・・・・・・Ｐ型拡散層、５・・・・・・絶縁膜、
６・・・・・・自己整合Ｎ型拡散層、７・・・・・・ホ
トレジスト、８・・・・・・自己整合Ｐ型拡散層、９・
・・・・・導電性膜（アルミニウム等）、である。 ５− 勃炙２ １ しｄ 舅 ２ ス
Claims (1)
- 半導体基板の一主表面に該基板と逆導電型押込層を形成
する工程と、該押込層表面に該押込層と逆導電型の第１
拡散層及び該押込層以外の領域に該基板と逆導電型の第
２拡散層を形成する工程と、該基板表面に絶縁膜を形成
する工程と、該第１拡散層上絶縁膜にコンタクトホール
を開孔後該第１拡散層と同一導電型の不純物を導入する
工程と、該第２拡散層上絶縁膜にコンタクトホールな開
花後該第２拡散層と同一導電型の不純物を導入する工程
と、導電性薄膜を被着パターニングし相互配線を形成す
る工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121131A JPS5821858A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56121131A JPS5821858A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821858A true JPS5821858A (ja) | 1983-02-08 |
| JPS6359548B2 JPS6359548B2 (ja) | 1988-11-21 |
Family
ID=14803637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121131A Granted JPS5821858A (ja) | 1981-07-31 | 1981-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821858A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546585A (en) * | 1978-09-29 | 1980-04-01 | Nec Corp | Complementary insulated gate field effect semiconductor device |
| JPS5574175A (en) * | 1978-11-29 | 1980-06-04 | Nec Corp | Preparing interpolation type mos semiconductor device |
-
1981
- 1981-07-31 JP JP56121131A patent/JPS5821858A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546585A (en) * | 1978-09-29 | 1980-04-01 | Nec Corp | Complementary insulated gate field effect semiconductor device |
| JPS5574175A (en) * | 1978-11-29 | 1980-06-04 | Nec Corp | Preparing interpolation type mos semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6359548B2 (ja) | 1988-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4102733A (en) | Two and three mask process for IGFET fabrication | |
| US5945712A (en) | Semiconductor device having a SOI structure with substrate bias formed through the insulator and in contact with one of the active diffusion layers | |
| US4306915A (en) | Method of making electrode wiring regions and impurity doped regions self-aligned therefrom | |
| US4476482A (en) | Silicide contacts for CMOS devices | |
| JPS61253U (ja) | 自己整列ゲートｃｍｏｓ装置 | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| KR930006736B1 (ko) | 반도체장치의 제조방법 | |
| US3948694A (en) | Self-aligned method for integrated circuit manufacture | |
| US5395782A (en) | Process for fabricating a semiconductor integrated circuit | |
| JPS5821858A (ja) | 半導体装置の製造方法 | |
| JP3162745B2 (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JPS6366069B2 (ja) | ||
| JP2817307B2 (ja) | 半導体保護素子 | |
| JPH0227737A (ja) | 半導体装置の製造方法 | |
| JP3036034B2 (ja) | 半導体装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPS61219165A (ja) | 相補型半導体集積回路装置の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS5885559A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPS5838936B2 (ja) | ハンドウタイシユウセキカイロソウチ | |
| JPH05211131A (ja) | 半導体装置 | |
| JPH01191478A (ja) | 半導体装置の製造方法 | |
| JPH03248537A (ja) | 半導体装置の製造方法 | |
| JPH0581065B2 (ja) |