JPS58211255A - 制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数個のマイクロコンピュータを用りた制御回
路に係り、特に複数個のマイクロコンピュータを用いて
も１個のウォッチドッグ回路で信頼性の高いシステムを
構成することができるマイクロコンピュータの暴走対策
システムに関するものである。

従来、マイクロコンピュータのプログラム実行ミスによ
る暴走現象に対しては、いわゆる、ウオッチドツク回路
と呼称される暴走対策のためのリセット回路が用いられ
る。

従来の仁の種のウォッチドッグ回路を用いて暴走対策を
施した制御回路の一例を第１図忙示′し説明すると、図
において、（１）はウォッチドッグ回路（リセット回路
）で、入力端子（２ａ）　ｚ　（２ｂ）および出７１子
（２Ｃ）を有するコンパレータ（２）、インバータ（３
）、トランジスタ（４）、抵抗（５ａ）〜（５ｇ）訃よ
びコンデンサ（６ａ）　、　（６ｂ）によって構成され
ている。そして、■＋、■−はコンパレータ（２）の入
力端子（２ｍ）　、　（２ｂ）の端子電圧、ｙｏはコン
パレータ（２）の出力端子（２Ｃ）の端子電圧であり、
また、Ｒ１，Ｒ□Ｒ１＋Ｒ４＋几Ｓは抵抗（５ｍ）　＃
　（５ｂ）　ｆｉ　（５ｅ）　＃　（５ｄ）　＊　（５
ｅ）の抵抗値で、その抵抗値Ｒ，，Ｒ□Ｒ３，Ｒ，）Ｒ
，となるように設定されている。

（７）は電源、（８）はこの電源（７）に直列接続され
た電源スィッチである。なお、ｖｃＣは電源電圧を示す
。

（９）ｕＷイクロコンピュータ、（１０）はプログラム
の実行釦よシ一定の周期を持つパルス列信号を出力する
マイクロコンピュータｅ）の出力端子、（１１）は一定
時間ローレベル電圧ＴｏＬを印力わ後、ハイレベル電圧
ｖｏＭを印加するととＫよシマイクロコンピュータ（９
）をリセットＲＴさせるリセット端子、（１２）はマイ
クロコンピュータ（９）の入力端子、（１３）はマイク
ロコンビ二−タ（９）の出力端子である。

そして、ウォッチドッグ回路（１）のコンパレータ（２
１の非反転入力端である入力端子（２ａ）は電源電圧”
ｉｅＱと接地間に直列接続された抵抗（５ｍ）　、　（
ｓｂ）の接続点に接続され、反転入力端である入力端子
■ｂ）はトランジスタ（４）のコレクタに接続され、出
力端である出力端子（２Ｃ）は抵抗（５ｃ）ｆ、介して
抵抗４５ｍ）　、　（５ｂ）の接続点に接続されると共
に、抵抗ａｄ）を介して入力端子（２ｂ）に接続され、
さらに抵抗０・）を介して電源電圧ＶｅｅｆＣ接続され
、また、インバータ（３）を介してマイクロコンピュー
タ（９）Ｏ！７セツト端子（１１）に接続されている。

また、ウオッチドツク回路（１）のトランジスタ（荀の
エミッタは電源電圧ｖｃｅに接続され、コレクタはコン
デンサ（６ａ）を介して接地され、ベースは抵抗（５ｆ
）を介して電源電圧’Ｉｅ　ｅＫ接続されると共に、抵
抗（５ｇ）とコンデンサ（６ｂ）を直列に介してマイク
ロコンピュータ０）の出力端子（１０）に接続されてい
る。

このように構成された従来の制御回路の暴走対策システ
ムの動作を説明する。

まず、電源スィッチ（８）を投入すると、この直後はコ
ンパレータ０）の入力端子（２ｂ）の端子電圧Ｖ−はア
ース電位Ｏｖで、また、コンパレータ（２）ＣＤ入力端
子（２ｂ）の端子電圧Ｖ＋は抵抗（５ａ）〜（５ｃ）で
分圧される電位ｖ１ ２ ”＝ｌｑＡ局＋　ｎ、　”　Ｖ　ｅ　６のため、コンパ
レータ儲）の出力端子（２ｃ）に得られる端子電圧Ｖｏ
はハイレベル電圧ＶＯＲとなり、その出力はインバータ
（３）により反転され、マイクロコンピュータ（９）の
リセット端子（１１）にはローレベル電圧ＶＯ＆が印加
される。

そして、その後、トランジスタ（４）の導通によりコン
デンサ（６ａ）が充電され、コンバータ（２）の入力端
子（２ｂ）の端子電圧Ｖ−の電位が上昇し、マイクロコ
ンピュータ（９）の必要とするリセット時間経過後に上
記抵抗（５ａ）〜（５ｃ）で分圧される電位Ｖａを超ス
ト、コンパレータ（２）の出力端子（２ｃ）の端子電圧
ｖｏはローレベル電圧ＶＯＩ、を出力し、マイクロコン
ピュータ（９）のリセット端子（１１）にはハイレベル
電圧Ｔｏ璽が印加され、これ忙よシマイクロコンピュー
タ（９）は予め定められ九リセット処理を行なった後、
通常のプログラムの実行にとシかかり、入力端子（１２
）および出力端子（１３）により各種信号を処理する。

そして、このプログラムは各ステップからなるが、定め
られたステップを実行後、特定のステップを必ず実行す
るようにしておき、このステソプテ、マイクロコンピュ
ータ（９）内のタイマー（図示せず）などを利用して時
間を管理し、一定周期Ｔのパルス列信号を出力端子（１
０）から出力させる。

これにより、ウォッチドッグ回路（リセット回路）α）
のトランジスタ（４）は周期Ｔでオン・オフを繰り返す
ため、コンデンサ（６鳳）の電荷が抵抗（５ｄ）Ｒ４を
通して放電しても、コンパレータ（２の入力端子（２ｂ
）の端子電圧Ｖ−の電位がこのときのコンパレータ（２
）の入力端子（２ａ）の端子電圧Ｖ十の電位ｂ に達する以前にコンデンサ（６幻を充電し、コンパレー
タ（２）の入力端子（２ｂ）の端子電圧Ｖ−はマイクロ
コンピュータω）の出力端子（１０）からパルス列信号
が出力され続ける限り Ｖ−）Ｖ＋ の関係を保つから、マイクロコンピュータ（９）のリセ
ット端子（１１）　ＫけＩ・イレペル電圧Ｖｏｗが印加
され続ケ、マイクロコンピュータ（９）はプログラムの
実行を継続する。

ここで、もし、マイクロコンピュータ（９）がプログラ
ムの実行を誤シ、いわゆる暴走状態となり、先程の特定
のステップを定期的に実行しなかつなり、あるｈは全く
実行しなくなった場合には、出力端子（１０）は一定時
間直流信号を出力することになり、コンデンサ（６ａ）
の電荷は抵抗（ｓｄ）ｉ４を通して放電し、ついにはコ
ンパレータ（２）の入力端子（２ｂ）の端子電圧Ｖ−の
電位は入力端子（２ａ）の端子電圧Ｖ＋の電位を下回シ
、コンパレータ（２）の出力端子（２ｃ）の端子電圧Ｔ
ｏはハイレベル電圧Ｔｏｌｌとすり、マイクロコンピュ
ータ（９）のリセット端子（１１）にはローレベル電圧
ＶｏＬが印加され、との後は前述の電源スィッチ（８）
を投入したときの動作と同一の動作が行なわれ、マイク
ロコンピュータ（９）はリセットされる。

コノヨウ忙、マイクロコンビュ〜り（９）は暴走しても
〜ウォッチドッグ回路（リセット回路）（１）により自
動的にリセットされるため、信頼性の高い制御回路を構
成することができる。

しかしながら、このような構成の制御回路においてけ、
システムが複雑になると、１個のマイクロコンピュータ
では制御しきれず、複数個のマイクロコンピュータを使
用することがあるが、このような場合には、信頼性を高
めるために、これら各マイクロコンピュータに前述のウ
ォッチドッグ回路（リセット回路）を設けると、それだ
、け部品点数が増え、価格上昇を招くといり欠点がある
。

また、構成が複雑になり経済的でないとｈう欠点を有し
ている。

本発明は以上の点忙鑑み、このような問題を解決すると
共に、かかる欠点を除去すべくなされたもので、その目
的は高信頼性を維持しつつ部品数の増加ひいては価格の
上昇を引き起むさないような制御回路を提供するとと忙
ある。

このような目的を達成するため、本発明は命令コードで
記憶されたプログラムを実行することにより、各種信号
を処理すると共に、一定周期のノクルス列信号を出力す
る複数個のマイクロコンピュータト、コの複数個のマイ
クロコンピュータノウちの特定の１個のマイクロコンピ
ュータの出力する上記パルス列信号を入力し、この信号
に異常が発生したときにはこの特定の１個のマイクロコ
ンピュータをリセットするリセット回路とから構成され
、上記特定の１個のマイクロコンビ二一タは、このマイ
クロコンピュータ以外のマイクロコンピュータの出力す
る上記パルス列信号を入力し、この信号に異常が発生し
九ときには少なくともこの異常のパルス列信号を発生し
たマイクロコンピュータをこの特定の１個のマイクロコ
ンピュータがリセットするよりにしｋもので、以下、図
面に基づき本発明の実施例を詳細に説明する。

第２図は本発明による制御回路の一実施例を示す回路図
で、説明に必要な部分のみを示す。

第２図において第１図と同一符号のものは相当部分を示
し、（１４）、（１５）はマイクロコンピュータで、と
のマイクロコンピュータ（１４）　、　（１５）　ハマ
イクロコンピュータ（９）とともに命令コードで記憶さ
れたプログラムを実行することによシ各種信号を処理す
ると共に一定周期のパルス列信号を出力する複数個のマ
イクロコンピュータを構成している。（１６）。

α７）ハマイクロコンピュータ（９）の出力端子（１０
）と同様にプログラムの実行により一定の周期を持つパ
ルス列信号を出力するマイクロコンピュータ０４）おヨ
ヒマイクロコンピュータ（１５）の出力端子である。な
お、とれら各出力端子（１０）　ｅ　（１６）　、　（
１７）から出力される各パルス列信号の周期は同一であ
る必要はない。（１８）　、　（１９）はマイクロコン
ピュータ（１４）　＃　（ｉｓ）をそれぞれリセットＲ
Ｔさせるリセット端子、（２０）　、　（２１）はマイ
クロコンピュータ（１４）　、（１５め各入力端子、（
２２）　＃　（２３）はマイクロコンピュータ（１４）
　、　（１５）の各出力端子である。

そして、ウォッチドッグ回路（リセット回路）（１）は
この複数個のマイクロコンピュータ（９）　、（１４）
　１（１５）のうちの特定の１個のマイクロコンピュー
タ０）の出力するパルス列信号を入力し、この信号に異
常が発生したときＫは仁の特定の１個のマイクロコンピ
ュータ（９）をリセットＲＴするように構成され、上記
特定の１個のマイクロコンピュータ（９）はこのマイク
ロコンピュータ以外のマイクロコンピュータ（１４）　
、　（１５）の出力するパルス列信号を入力し、この信
号に異常が発生し九ときには少なくともこの異常のパル
ス列信号を発生したマイクロコンピュータをこの特定の
１個のマイクロコンピュータ（９）がリセットするよう
に構成されている。

つぎにこの第２図に示す実施例の動作を説明する。まず
、マイクロコンピュータ（９）とウオッチドツク回路（
リセット回路）（１）とに関する動作は第１図に示し九
従来回路の動作と全く同一である。

つぎに、マイクロコンピュータ（１４）　、　（１５）
　ｔｃあっテｉｉ、電ｓスイッチ（８）がオンされてマ
イクロコンピュータ（９）がリセットされた後、このマ
イクロコンピュータ（９）によってリセットＲＴされる
。これによりマイクロコンビ二−タ（１４）　、　（１
５）はそれぞれ通常のプログラムの実行を開始し、入力
端子（２０）　、　（２１）および出力端子（２２）　
、　（２３）の信号をそれぞれ処理する。また、マイク
ロコンピュータ（１４）　。

α５）の実行するプログラムのうち特定のステップによ
り、マイクロコンヒユータ（９）の場合と同様に時間を
管理させ、一定周期のパルス列信号を出力端子（１６）
　、　（１７）から出力させる。

一方、マイクロコンピュータ６１１）Ｕマイクロコンピ
ユー７　（１４）　、　（１５）からのパルス列信号の
周期をタイマーなどで計測し、もし、マイクロコンピュ
ータ（１４）　、（１５）が暴走して定められた周期の
パルス列信号を出力しなくなったときには、マイクロコ
ンピュータ（９）はリセット端子（１８）　、　（１９
）を用いてマイクロコンピュータ（１４）　、　（１５
）をリセットＢＴする。

コノヨウに、マイクロコンピュータ（９）が暴走したと
きにはウォッチドッグ回路（リセット回路）（１）が、
マイクロコンピュータ（１４）　、　（１５）が暴走し
たトキにはマイクロコンピュータ（９）がそれぞれ担当
のマイクロコンピュータをリセットするため信頼性の高
いシステムを構成するととができる。

以上説明したように、本発明によれば、複数個のマイク
ロコンピュータ（９）　＃　（１４）　、　（１５）の
ウチ特定の１個のマイクロコンピュータ（９）の出力す
るパルス列信号の異常をウォッチドッグ回路（リセット
回路）（１）が検出してマイクロコンピュータ（９）を
リセットし、他のマイクロコンヒユー　ｐ　（１４）　
、　（１５）＋７）出力するパルス列信号の異常を検出
してマイクロコンピュータ（９）が少なくとも異常の信
号を出力したマイクロコンピュータをリセットするｋめ
、複数個のマイクロコンピュータを用いても１個のウォ
ッチドッグ回路（リセット回路）（１）で信頼性の高い
システムを構成することができるので、実用上の効果は
棒めて大である。

【図面の簡単な説明】

第１図は従来のウォッチドッグ回路を用いて帯定対策を
施した制御回路の一例を示す回路図、第２図は本発明に
よる制御回路の一実施例を示す回路図である。 （１）・・・・ウォッチドッグ回路（リセット回路）、
（９）　、　（１４）　、　（１５）・・―・マイクロ
コンピュータ。 代理人　葛　野　信　− 第１図 第２図

Claims (1)

【特許請求の範囲】
1. 命令コードで記憶されたプログラムを実行することによ
   り各種信号を処理するとともに一定周期のパルス列信号
   を出力する複数のマイクロコンピュータと、この複数の
   マイクロコンピュータのうちの’ｌの１つのマイクロコ
   ンピュータの出力する前記パルス列信号を入力しこの信
   号に異常が発生したときＫはこの特定の１つのマイクロ
   コンピュータをリセットするリセット回路とから構成さ
   れ、前記特定の１つのマイクロコンピュータはこのマイ
   クロコンピュータ以外のマイクロ’：１７　ヒ：Ｌ−夕
   の出力する前記パルス列信号を入力し、この信号に異常
   が発生したときには少なくともこの異常のパルス列信号
   を発生しＮマイクロコンピュータをリセットせしめるよ
   うにしたことを特徴とする制御回路。