JPS58205273A - 多重化システム - Google Patents

多重化システム

Info

Publication number
JPS58205273A
JPS58205273A JP57087845A JP8784582A JPS58205273A JP S58205273 A JPS58205273 A JP S58205273A JP 57087845 A JP57087845 A JP 57087845A JP 8784582 A JP8784582 A JP 8784582A JP S58205273 A JPS58205273 A JP S58205273A
Authority
JP
Japan
Prior art keywords
arithmetic processing
arithmetic
command
processing unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57087845A
Other languages
English (en)
Other versions
JPS6337420B2 (ja
Inventor
Koichi Kimura
光一 木村
Hiroaki Aotsu
青津 広明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57087845A priority Critical patent/JPS58205273A/ja
Publication of JPS58205273A publication Critical patent/JPS58205273A/ja
Publication of JPS6337420B2 publication Critical patent/JPS6337420B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
不屍明は、多数の演算処理≠置に処理機能?分散′jる
処理分散型多重化システムに関するものである。 n台の演算処理装置に処理情態を分散する処理分散型多
重化7ステムでは、従来プラント等の制帥対襟となる外
部薇福と1建化接続するデータ入出力部か必要に応じて
各演算処f#A装置に分散さnゐようになっている、そ
のため、匠米のシステムでは次I/、1よ′)な欠点か
めった。 (1)  データ入出力部に外物・機器と演鼻処理装置
ケハートによV固建化渉絖するため、制の封板でるるノ
ラント等の外部憬益の俊史に伴なう谷凛舞処塩訣直の制
肉慨詫の装置か不可能となり、°〜スアムの汎用性が之
シ、<な勺、 (2!  Iai定化接続さγLるデータ入出力部が祖
数個の演算処理装置に分散場rしているため、與n発生
時VL他に演算処理装置による代行ができす、従゛)て
、全ての演算処理装置Vこ共通する予備の演鼻処理許を
勿持つことができない。 (3ン  システム梶wJ率同上策の一つとして演算処
理装置の多l化ケ行なう場合には、?BII#対象であ
るプラント等の外S機器と@接情報の授受ケ行なうデー
タ入出力部についても必らす多重化しfrけnばならな
い。 便って、この多重化に伴ないデータ入出力mについても
必らず多重化しなけnばならない。そのため、データ入
出力th忙持つ演算処理装置の多重化も行なわ几るため
、システムを横取する違算処理装置の・便用台数が増え
、システムのコスト・アンプにつながる。 A−%明の目的は、このような欠点に1杭汎川1生に畠
み、〃・つ、梶@率17/尚い多電化ンスデムτ4ント
俣丁々ことにりる。 このような目日ソ忙域成丁りために・不発明では仮米の
欠点か全て、外部機番と演算処理装置と4粘ふデータ入
出力部の分散化に蝕因していりことに層目し、外部法器
と演算処理装置とt粘ふデータ入出力hヶ一部の演算処
理装置に対してのみ収直し、七の部分のみr号車化し、
データ入出力部/f、hたない演算処理装置は一重化構
成としたことに特徴かある、 以1、本発明の笑施炊りτ図面によV旺鯛に説明する。 第1図はX発明による多l化ンステムの一実施例?示す
もので、二重化システムの例ケ示す。 図にあ−いて、1お工ひ2はデータ伝fs珀、3)−よ
ひ4はデータ入出力部、5あ・工ひ6はデータ人出力部
3および4に向定化依絖さrし、二i化芒1しπ演算処
理装置7〜□10はデータ入出力部r付たない一乗糸の
演算処理装置、11は辿択回路、12はンステム内の至
1の演算処理装置5〜10の卸」画恢能ソフト(フロク
ラム)を路網している抗み出し専用の記憶巨−舶、13
(グ演葬処坦表匝5ふ−よひ6の1d」で悄¥セの投受
を行なうための悄体伝込路、14寂工ひ15はそ1しそ
7″L演算処理装置5あ・工ひ6の号か使用で@リロー
カルな1A込にである。 第1図の不発明に↓る二1化ンヌテム悟成の特徴は以下
のようでおる。 (al  ンステム至坏の運用官理は、データ入出力部
3蛋・工び4ケ有する。二重化さnた演簀処理装[5お
工び6が行なう。 (bJ  データ入出力sr角7cない演算処理装置7
〜10の内のi31:慧の一台、例えは、演算処理装置
10τ共通の予備装置とする。 <C4ンステム立ち上は時には、演算処理装置5μ目分
自オお工ひ演算処理装置6〜10に対す@i向岬機龍の
害り当てケ行なう。この割り当ては、予じめ記憶IgI
勤12に路網さIしている谷制両恢龍ソフト(ブロクシ
ム)τ、負昇処理味直5かデータ伝込始1,2ヶ弁じて
谷頂昇処理鉄直6〜10に込1呂丁◇ことvL工って行
なう、。 (01全1の儀!I4.処堆鉄直5〜10に、2糸仇の
送父16 LoI虻ゲ待っていゐか、逸帛、演算処理装
置5はデータ伝送路1に対してQみデータの込父侶処塩
ゲ行ない、演算処理装置6はデータ伝込&j2のみに灼
丁心データの込受侶処坪會竹lう5−力、−1系でおる
演算処理装置7〜10(・ユ、データの込侶忙両データ
伝込舶1,2に刈して;r′Tなうが、受信はデータ伝
送路]のみ力・ら行なう。こζでは、データ伝送路1(
1−常用系、データ伝送路2を待機系と称している。す
なわち、常用系に異常が発生し、た場合には、待機系を
用いてプラントの運用全継続する。 (e)  データ伝送路1.2は、例えば、ブロードキ
ャスティング伝送方式を用いた一斉内報通信により連用
さγしる。 このように、常用系および待機系r持つ本発明の実施例
では、異常発生時には常用系から待期系に切り換えてプ
ラント等の外部機4の運用全継続するようになっている
ため、両系?常に同期化さする必要がある。 そのため、二重化さt’Lπ演算処理@置5装6とf1
4 fxる情報伝送路13で結合し、両装雀5.6の処
理の同期化を註っていす。 以下、二重化さIした演算処理装置5,6間の同期+!
:11劇方法の一例を、第2図の同期化フローにより透
明する一第2図の左側2・よび右側はそnぞn演算処理
装置5および6での処理のフローケ示す。 第2図において、C1およびC21d演算処理装置5か
ら6に情報伝送路13を介して送ら1しるコマンド、R
1およびR2は演算処理装置6から5Kfi報伝送路1
3ケ介して送られるレンスボンスである 演算処理装置5,6間の処理の同期化制御は、情報伝送
路13を介して行なわrしるコマンドCI。 C2とレスポンスR41,,R,2の授受で行なわnる
。 すなわち、演算処理装置5I″i6に対して、データ人
出力@3.4ケ介し几データの取り込みおよびプラント
+T+t、l l@l処理?行なうためのコマンドCI
?、 、□・ 情報伝送殆13を介1.て送信する(ステップ21)。 このコマンドC1ゲ受げた演算処理装置6は5に対して
レスポンスR1を送信しくステップ31゜32)、・環
14処理λ鎗5に6からのむ/スボンスR・1ケ受@し
、(ステップ22)、演算処理装置5は1その受信終了
で、f¥算処理装置6は5に対するレスポンスB1の込
物終了てそrl−f:’tl−が、コマンドC′】に対
応する同−処’rM、に一斉に開始する(ステップ23
.33+ 捷た、演算処理装置7〜10に対するデータの送信は、
両装置5.6において送信準:1→5処理が終了した後
(ステップ24,34)、両装置5.6間で前述したと
同様にコマンドC2,レスポンスR2の授受を行ない(
ステップ25,26,35゜36)、コマンドC2に基
つく送信処理r−斉に開始する(ステップ27.37)
。 このようにして同期運用さnる/ステム全体の通Ntm
作の一例ケ第3図に示す一 第3寵において、MAおよびMBは演算処理装置−5お
工ひ6の処理、AUI〜AtJ4は演算処理装置7〜1
0の処理、1USAお工ひBUSBはデータ伝送路1お
よび2上で信号の送受信?行なっている装置金量してい
る。 第3図は、演算処理装置1L10ケ予倫装置とじた糊付
の通n蛎作例1裟示しており、データ伝送際1゜2((
対する送信は、予じめ優先順位?、演算処理装置1,2
を一香高くシ、次に、演算処理装置7゜P、9.10の
1@とじたタイムスロット割り当て方式で制御している
。 また、演算処理装置1,2はプラントから取り込んだデ
ータを送信する際に、各演算処理装置7〜10に対する
演算開始指令あるいはデータ伝送路1,2への送信許可
指令の何f’Lカ・一方の指令會付加するものとする。 すなわち、各演算処理装置5から、例えば 演算開始指
令を時刻t、で受けると、予じめ割り当てらA fcf
ftll glJ機能ソフト(プログラム)に従って演
算処理を一斉に開始する。 次に、演算処理装置5,6は、他の演算処理装・47〜
9の演算終了を見計った一定時間後の時刻
【、で、デー
タ伝送路1.2に対する送信許可指令全出力する。この
送信許可指令ケ受けると、予;j昆≠負10全除いた各
演算処理装置7〜9d、予1−’、 r:)定めら′n
た夕先)1@位に従って前回の演算処理で伶た醜蛙結果
ケ、時刻+t、 、  L、 、 L、で次々と送信す
る。 なお、通常、予@装置10は演算処理装置5からのデー
タ・受信のみを行ない。異常発生時に出力さnる代行準
備指令?待つ。 次に、各演算処理装置゛7〜9の何1しか1つが停止す
る異常時における動作の概要を第4図により目兄明する
。 第4図は、例えば、演算処理装置8が停止した場合ケ示
している。 時刻t1 で、送信許可指令を出力した演算処理装置5
.6は、各演算処理装置7〜9からの受信データ全監視
し、こnらの受信データの有無で異常を検出する。 今、演算処理装置8の異常を演算処理装置5゜6で検出
すると、時刻t?で演算開始指令と予備装置10に対す
る代行準備指令ケ付加した指令全出力する。この代行準
備指令を受けた予備兵[10は、時刻t8から1.′″
tでの間に、送受信回路全席用系(伝送路1)から待機
系(伝送路2)に切り換えて、時刻【、で演算処理Pt
6からデータ伝送62分介して送信さnる代行すべき制
@1機能ソフトおよび代行するために必要となる情報等
ケ待つ。 このように、演算処理装置6は、他の演算処理装置7〜
9がデータ伝送路1.2を使用しない演算処理装置(時
刻18〜t、1)で代行準備処理を完了する。その後、
予備装置10は時刻【、。〜【、1に送受信回路を待期
系(データ伝送路2)から常用系(データ伝送路1)に
切り換え、次に、時刻tIIで送信さnる演算処理装置
5からの送信許可指令?受けて、停止した演算処理装置
8の代行を開始する。 このように、異常が発生した場合における予備it1.
oの代行処理は全ての演算処理装置5,6゜7.9の制
御1II11機能ケ妨v′rすに時刻t、〜t、、ノ間
で完了することができる。 次に、異常発生時における演算処理装置6と予’PiQ
直10の代行制#−7−ケンヌを第5因島・よび+、 
61%I Kより輯明する一 71Pお・1.i 51y4に処亀フローヶ示すもので
、左111]ふ工び右Qijはそn(−γし演算処理装
置6お↓び予備装置10の処理?示している。 また、第6図は第4図の時刻t、〜t、ゲ評細に示した
ものである6 演算処理装置6に、他の演算処理@置7〜9の伺nかに
異常が発生したことゲ検出すると(ステップ41)、時
刻t、で、予備装置10に対して代行準備指令ケ送信し
くステップ42)、この指令に対する応答を予備装置1
0から時刻t、で受信しくステップ43)、代行すべき
制御機能のプログラムケ予備装置】0に時刻【、かう送
信し始める(ステップ44)。すなわち、代行準備指令
を出力した演算処理装置6は、予備装置100代行可能
であることを応答の受信で検出する。 一方、予備装置ii10Vi、時刻【7にデータ伝送路
1ケ介して侍らn;fb指指令受受信くステップ51)
、七の4令〃・ら代行準備指令の有無ケ検出しくステッ
プ52)、その指令が有った場合は時刻t、〜【、にデ
ータ伝送路會1から2に切り換え(ステップ53)、時
刻’21で演算処理装置6に応答を送信しくステップ5
4)、時刻し、で、データ伝送路2f介して送信さnる
演算処理装置6からの代行すべき制両機能プログラムケ
受傷しくステップ54)、この受信終了後、時刻【10
〜【、、に再びデータ伝送路を2から1に戻して代行準
備処理?完了する。 このように、予備装置10は、代行準備指令を演算処理
装置5からデータ伝送路1ケ介して受信するが、その後
の代行準備処理は全てデータ伝送路2を介して演算処理
装置!16とで行なわnる。 以上述べたように、本発明に工nば、外部機器と固定化
接続さnるデータ、入出力部41部に集中し、その部分
だl’j’i二重化したことによって、下記のように、
汎用性に富み、稼動率の高い/ステムケ得ることができ
る。 (])データ入出力部ケ待たない他の演算処理装置の制
御機能は、ハード的な制約ケ受けないため、ソフトで容
易に割り当て変屹が可能となる。 (2)データ入出力部を持たない演算処理装置は、異常
時の代行が可能となるため、この全ての演算処理装置に
共通な予備装置fI台設(7たたけの一重系情成で良い
ため、従来の多重化システムと比較して使用する演算処
理装置の台数が少ない多重化/ステム構成とすることが
できる一
【図面の簡単な説明】
1凶はいずnも本発明に関するもので、第1図は本発明
による多重化システムの一実施例の構成図、第2図は演
算処理装置間の同期制御フローの一例を示すフローチャ
ート、第3図はシステムの通常動作の一例を示すタイム
チャート、第4図は7ステムの異常動作の一例を示すタ
イムチャート、第5図は異常発生時の代行制御の一例の
フロー金量すフローチャート、第6図は第4図の一部の
詳細を示すタイムチャートである。 、l、2・・・データ伝送路、3.4・−・データ入出
力部、13・・・情報伝送路。

Claims (1)

  1. 【特許請求の範囲】 1、 3台以上の演算処理装置と、該演算処理装置1句
    で相互に情報の授支r行なり第1の伝送手段と、上a己
    演算処理装置と制蜘対象となる外部像器との情、報交換
    を行なう入出力手取とを備えた多重化システムにおいて
    、上配演鼻処理装置の一部であって、少くとも2台の演
    算処理装置に同−機能を持たぜる多l化紫行ない、該多
    重化さnた演算処理装置のみに上記人出力午段’i艦f
    fcするとともに、該演算処理装置liUに相互に情報
    の投受を行な5第2の伝送手段を儂えたことを特徴とす
    る多重化システム。 2 前配多l化しIC演昇処燥袈直が共通に渡片づ可能
    な記鎌手縁金備え、該記憶争収に各演算処理装置に割り
    当てるへさ含制帥似能ノログラム紫格峙】し、多基化さ
    KL友′@丼処理鉄直のビア0]台〃−上記第・、・帥
    徽叱フロクラム(17AiJ糺殆lの伝送手段ケ介して
    1しの演葬処塩装置に牡意に割り当てり工うにし罠こと
    ?L′符似と丁/)科計J6釆糺囲第1項記転り多重化
    システム 3、上記多重化さnた演算処理装置以外の演算処理装置
    の内の少くとも1台忙予備の演算処理装置とすることを
    特徴とする特許請求範囲第1項″または第2項把−の多
    重化システム。
JP57087845A 1982-05-26 1982-05-26 多重化システム Granted JPS58205273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57087845A JPS58205273A (ja) 1982-05-26 1982-05-26 多重化システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57087845A JPS58205273A (ja) 1982-05-26 1982-05-26 多重化システム

Publications (2)

Publication Number Publication Date
JPS58205273A true JPS58205273A (ja) 1983-11-30
JPS6337420B2 JPS6337420B2 (ja) 1988-07-25

Family

ID=13926225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57087845A Granted JPS58205273A (ja) 1982-05-26 1982-05-26 多重化システム

Country Status (1)

Country Link
JP (1) JPS58205273A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965368A (ja) * 1982-10-06 1984-04-13 Matsushita Electric Ind Co Ltd マルチプロセツサ−

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897751A (ja) * 1981-12-04 1983-06-10 Matsushita Electric Ind Co Ltd マルチプロセツサ−システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897751A (ja) * 1981-12-04 1983-06-10 Matsushita Electric Ind Co Ltd マルチプロセツサ−システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5965368A (ja) * 1982-10-06 1984-04-13 Matsushita Electric Ind Co Ltd マルチプロセツサ−

Also Published As

Publication number Publication date
JPS6337420B2 (ja) 1988-07-25

Similar Documents

Publication Publication Date Title
JPS58205273A (ja) 多重化システム
JP3149047B2 (ja) 二重化データ処理装置
JPH0537559Y2 (ja)
JPH0561820B2 (ja)
JPS63133739A (ja) 多地点間デ−タ通信制御装置
JPH0529179B2 (ja)
JPH01119151A (ja) 通信制御装置の系切替方式
JPS5952945A (ja) 網制御方式
JP3127939B2 (ja) イベント情報伝送装置
JPH0126215B2 (ja)
JPS59114663A (ja) デ−タ送信装置
JPH058616B2 (ja)
JPH01125627A (ja) モジュール異常チェック方式
JPH03178234A (ja) 二重化伝送路の伝送方式
JPH0888598A (ja) 二重系情報伝送装置
JPS62269533A (ja) デ−タ通信方式
JPH036147A (ja) 二重化伝送装置の応答方法
JPH0734190B2 (ja) デ−タ伝送システムにおける通信制御装置
JPS6173455A (ja) バツクアツプシステム
JPS5858629A (ja) バス切替方式
JPH01205364A (ja) バス中継装置
JPS63217401A (ja) デ−タ変換装置
JPS58120342A (ja) デ−タ伝送システム
JPS59188244A (ja) 系切替え方式
JPH0574257B2 (ja)