JPS5897751A - マルチプロセツサ−システム - Google Patents
マルチプロセツサ−システムInfo
- Publication number
- JPS5897751A JPS5897751A JP56195925A JP19592581A JPS5897751A JP S5897751 A JPS5897751 A JP S5897751A JP 56195925 A JP56195925 A JP 56195925A JP 19592581 A JP19592581 A JP 19592581A JP S5897751 A JPS5897751 A JP S5897751A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- cpn
- cpa
- processors
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Alarm Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マルチプロセッサーシスチムニ関スるもので
ある。
ある。
従来、マルチプロセッサーシステムのバックアップ方式
は、マルチプロセッサーシステムのプロセッサーに、複
数個の予備プロセンサーを用意するという方式に限られ
ていた。第１図はこのよ・うな従来のマルチプロセッサ
ーシステムのバックアップ方式の一例を示す。第１図に
おいて、１は共通バス、ｃｐｌ、 ｃｐ２．・・・・・
・、 ＣＰｉ 、・・・・・・ＣＰｎはプロセッサー、
ＣＰ 、ｌツ°゛・ＣＰｊ’ 、・・・ＣＰｍ’は予備
プロセッサー、５ＶＣＵは監視プロセッサーを示す。今
、プロセッサーｃｐ、 、 ｃｐ２． 、、、 ＣＰよ
、−ｃｐｎがオンライン稼動中に、プロセッサーＣＰユ
が故障すると、予備プロセッサーＣＰ、’ 、・・・Ｃ
Ｐｊ’・・・ＣＰｍ’ のうち、代行中でないプロセッ
サー〇Ｐｊ’が、プロセッサー〇Ｐｉの代行を行う。こ
の場合、プロセッサーＣＰｉの障害は、監視プロセッサ
ー５ｖｃｔｙによって検出され、監視プロセッサー５Ｖ
ＣＨによって、プロセッサー〇Ｐｊ ’が選択され、そ
の後、プロセッサー〇Ｐｊ’に対して、プロセッサー〇
Ｐｉの代行を行うために必要なプログラムがロードされ
、プロセッサＣＰｉとして起動されることとなる。この
ため、プロセッサーＣＰｉが故障してから、プロセッサ
ーＣＰｊ〆がプロセッサー〇Ｐｉの代行として起動され
るまでには、相当な長い時間が経過することとなる。
は、マルチプロセッサーシステムのプロセッサーに、複
数個の予備プロセンサーを用意するという方式に限られ
ていた。第１図はこのよ・うな従来のマルチプロセッサ
ーシステムのバックアップ方式の一例を示す。第１図に
おいて、１は共通バス、ｃｐｌ、 ｃｐ２．・・・・・
・、 ＣＰｉ 、・・・・・・ＣＰｎはプロセッサー、
ＣＰ 、ｌツ°゛・ＣＰｊ’ 、・・・ＣＰｍ’は予備
プロセッサー、５ＶＣＵは監視プロセッサーを示す。今
、プロセッサーｃｐ、 、 ｃｐ２． 、、、 ＣＰよ
、−ｃｐｎがオンライン稼動中に、プロセッサーＣＰユ
が故障すると、予備プロセッサーＣＰ、’ 、・・・Ｃ
Ｐｊ’・・・ＣＰｍ’ のうち、代行中でないプロセッ
サー〇Ｐｊ’が、プロセッサー〇Ｐｉの代行を行う。こ
の場合、プロセッサーＣＰｉの障害は、監視プロセッサ
ー５ｖｃｔｙによって検出され、監視プロセッサー５Ｖ
ＣＨによって、プロセッサー〇Ｐｊ ’が選択され、そ
の後、プロセッサー〇Ｐｊ’に対して、プロセッサー〇
Ｐｉの代行を行うために必要なプログラムがロードされ
、プロセッサＣＰｉとして起動されることとなる。この
ため、プロセッサーＣＰｉが故障してから、プロセッサ
ーＣＰｊ〆がプロセッサー〇Ｐｉの代行として起動され
るまでには、相当な長い時間が経過することとなる。
このだめ、プロセッサーＣＰ工が、緊急を要する重要な
役割を分担しているような場合には、プロセッサーＣＰ
ｊ′がプロセッサー〇Ｐｉの代行を行うまでに、システ
ムダウンとなってしまうということが存在する。さらに
、システムダウンとならないまでも、プロセッサー〇Ｐ
ｉの故障によつ′て、プレセッサー〇Ｐｉの担っていた
ジョブが、途中で強制終了することとなり、システム全
体として見た時、誤った結果を出力するという場合が生
ずることとなる。
役割を分担しているような場合には、プロセッサーＣＰ
ｊ′がプロセッサー〇Ｐｉの代行を行うまでに、システ
ムダウンとなってしまうということが存在する。さらに
、システムダウンとならないまでも、プロセッサー〇Ｐ
ｉの故障によつ′て、プレセッサー〇Ｐｉの担っていた
ジョブが、途中で強制終了することとなり、システム全
体として見た時、誤った結果を出力するという場合が生
ずることとなる。
本発明の目的は、かかる従来のマルチプロセッサーシス
テムのバックアップ方式の欠点をなくし、システムダウ
ンを生−じない、全体として信頼性の高い、かつ効率の
よい、バランスのとれたバックアップ方式を提供するに
ある。
テムのバックアップ方式の欠点をなくし、システムダウ
ンを生−じない、全体として信頼性の高い、かつ効率の
よい、バランスのとれたバックアップ方式を提供するに
ある。
第２図は、本発明の一実施例の簡単化したブロック線図
を示す。図において、１は共通バス、２は相互監視ライ
ン、３は同期データ送受信ライン、４は相互監視ライン
、ｃｐＡ、 ｃｐＡ・、 ＣＰＢ、 ＣＰＢＩ 。
を示す。図において、１は共通バス、２は相互監視ライ
ン、３は同期データ送受信ライン、４は相互監視ライン
、ｃｐＡ、 ｃｐＡ・、 ＣＰＢ、 ＣＰＢＩ 。
ｃｐ、、・・・・・・、ＣＰＮ、ＣＰＮ＋１はプロセッ
サーを示す。
サーを示す。
次に、第ζ図に示す実施例について説明する。
第２図において、プロセッサーＣＰＡとｃｐＡ＋は、デ
ュアル方式として、同期して稼動するプロセッサーであ
り、プロセッサーＣＰＡはマスターとして、プロセッサ
ーｃｐＡ＋はスレイブとして稼動している。
ュアル方式として、同期して稼動するプロセッサーであ
り、プロセッサーＣＰＡはマスターとして、プロセッサ
ーｃｐＡ＋はスレイブとして稼動している。
プロセッサーＣＰＡとＣＰＡＩは、同期データ送受信ラ
イン３を通してデータの送受信を行い、データの同期照
合を実施して、相互チーアクを実施しながら稼動し、ま
た、相互監視ライン２により、相互にプロセッサーｃｐ
Ａ、ｃｐＡ′の稼動チェックを行いながら同期運転を行
っている。いま、プロセッサー ｃｐＡ、 ＣＰＡＩの
いずれかが障害となっても、他方がシングルで稼動をつ
づけることにより、システム全体としては、正常な動作
をつづけていることとなる。次に、プロセッサーｃＰＢ
とＣＰＢＩは、待期予備方式として、相互監視ライン４
によって相互に接続され、プロセッサーｃＰＢが現用側
としチオンライン稼動し、プロセッサー〇ＰＢＩが待機
予備側として、いつでも稼動可能な起動待ち状態となっ
ている。今、プロセッサーｃＰＢが故障すると、相互監
視ラインによって、プロセッサー〇ＰＢＩが認識し、プ
ロセッサー〇ＰＢＩが現用側として自動的に立上り、プ
ロセッサーＣＰＢの代行を行うということにより、プロ
セッサー〇ＰＢ′が立上るまでの一時的な瞬断は存在す
るが、システム全体としては、正常な動作をつづけてい
ることとなる。次に、プロセッサーｃｐ１．・・・・・
・、ＣＰＮ、ＣＰＮ＋１は、Ｎ＋１予備方式として、Ｃ
Ｐ、 、・・・・・・、 ｃｐＮが現用側としてオンラ
イン稼動をし、ＣＰＮ＋１は予備側として、いつでも稼
動可能な起動待ち状態となっている。今、プロセッサー
ｃｐ、、・・・・・・ＣＰＮのいづれか例えばＣＰｉが
故障すると、監視プロセッサー５ＶＣＵによって、その
障害プロセッサーが検出され、プロセッサーＣＰＮ＋１
へ指令がなされ、プロセッサーＣＰＮ＋＋が、故障した
プロセッサー〇Ｐｉの代行を行うことにより、システム
全体として正常な動作をつづけることとなる。
イン３を通してデータの送受信を行い、データの同期照
合を実施して、相互チーアクを実施しながら稼動し、ま
た、相互監視ライン２により、相互にプロセッサーｃｐ
Ａ、ｃｐＡ′の稼動チェックを行いながら同期運転を行
っている。いま、プロセッサー ｃｐＡ、 ＣＰＡＩの
いずれかが障害となっても、他方がシングルで稼動をつ
づけることにより、システム全体としては、正常な動作
をつづけていることとなる。次に、プロセッサーｃＰＢ
とＣＰＢＩは、待期予備方式として、相互監視ライン４
によって相互に接続され、プロセッサーｃＰＢが現用側
としチオンライン稼動し、プロセッサー〇ＰＢＩが待機
予備側として、いつでも稼動可能な起動待ち状態となっ
ている。今、プロセッサーｃＰＢが故障すると、相互監
視ラインによって、プロセッサー〇ＰＢＩが認識し、プ
ロセッサー〇ＰＢＩが現用側として自動的に立上り、プ
ロセッサーＣＰＢの代行を行うということにより、プロ
セッサー〇ＰＢ′が立上るまでの一時的な瞬断は存在す
るが、システム全体としては、正常な動作をつづけてい
ることとなる。次に、プロセッサーｃｐ１．・・・・・
・、ＣＰＮ、ＣＰＮ＋１は、Ｎ＋１予備方式として、Ｃ
Ｐ、 、・・・・・・、 ｃｐＮが現用側としてオンラ
イン稼動をし、ＣＰＮ＋１は予備側として、いつでも稼
動可能な起動待ち状態となっている。今、プロセッサー
ｃｐ、、・・・・・・ＣＰＮのいづれか例えばＣＰｉが
故障すると、監視プロセッサー５ＶＣＵによって、その
障害プロセッサーが検出され、プロセッサーＣＰＮ＋１
へ指令がなされ、プロセッサーＣＰＮ＋＋が、故障した
プロセッサー〇Ｐｉの代行を行うことにより、システム
全体として正常な動作をつづけることとなる。
以上説明したように、本発明は１、マルチプロセッサー
システムにおいて、各々のプロセッサーの機能に応じて
、二重化同期運転方式、待機予備運転方式、Ｎ＋１代行
方式を併用し、全体としてシステムダウンを生じない信
頼性の高い、かつ効率よくバランスのとれたバックアッ
プ方式が可能と
システムにおいて、各々のプロセッサーの機能に応じて
、二重化同期運転方式、待機予備運転方式、Ｎ＋１代行
方式を併用し、全体としてシステムダウンを生じない信
頼性の高い、かつ効率よくバランスのとれたバックアッ
プ方式が可能と
第１図は従来のマルチプロセッサーシステムのバックア
ップ方式を示す構成図、第２図は本発明によるマルチプ
ロセッサーシステムのバックアップ方式を示す構成図で
ある。 １・・・・・・共通バス、２・・・・・・相互監視ライ
ン、３・・・・・・同期データ送受信ライン、４・・・
・・・相互監視ライン、ｃｐＡ、ｃｐＡ・＋ ＣＰＢ
＋ＣＰＢ’ ＋ＣＰ１ｔ・・・・・・ＣＰＮ、ＣＰＮ＋
１・・・・・・プロセッサー、５ＶＣＵ・・・・・・監
視プロセッサー。
ップ方式を示す構成図、第２図は本発明によるマルチプ
ロセッサーシステムのバックアップ方式を示す構成図で
ある。 １・・・・・・共通バス、２・・・・・・相互監視ライ
ン、３・・・・・・同期データ送受信ライン、４・・・
・・・相互監視ライン、ｃｐＡ、ｃｐＡ・＋ ＣＰＢ
＋ＣＰＢ’ ＋ＣＰ１ｔ・・・・・・ＣＰＮ、ＣＰＮ＋
１・・・・・・プロセッサー、５ＶＣＵ・・・・・・監
視プロセッサー。
Claims (1)
- 同期信号ラインおよび相互監視ラインで接続されたデュ
アル方式二重化プロセッサー′・と、相互監視ラインで
接続された待機予備方式二重化プロセンサーと、負荷を
分担するプロセッサーの予備プロセッサーとを具備した
ことを特徴とするマルチプロセッサーシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195925A JPS5897751A (ja) | 1981-12-04 | 1981-12-04 | マルチプロセツサ−システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195925A JPS5897751A (ja) | 1981-12-04 | 1981-12-04 | マルチプロセツサ−システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897751A true JPS5897751A (ja) | 1983-06-10 |
| JPS6214859B2 JPS6214859B2 (ja) | 1987-04-04 |
Family
ID=16349257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195925A Granted JPS5897751A (ja) | 1981-12-04 | 1981-12-04 | マルチプロセツサ−システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897751A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205273A (ja) * | 1982-05-26 | 1983-11-30 | Hitachi Ltd | 多重化システム |
| US6928585B2 (en) | 2001-05-24 | 2005-08-09 | International Business Machines Corporation | Method for mutual computer process monitoring and restart |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321170A (ja) * | 1989-03-31 | 1991-01-29 | Sanyo Electric Co Ltd | 同期分離回路 |
| JPH03101079U (ja) * | 1990-01-31 | 1991-10-22 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4871157A (ja) * | 1971-12-25 | 1973-09-26 | ||
| JPS4928211A (ja) * | 1972-07-08 | 1974-03-13 | ||
| JPS4934748A (ja) * | 1972-07-31 | 1974-03-30 |
-
1981
- 1981-12-04 JP JP56195925A patent/JPS5897751A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4871157A (ja) * | 1971-12-25 | 1973-09-26 | ||
| JPS4928211A (ja) * | 1972-07-08 | 1974-03-13 | ||
| JPS4934748A (ja) * | 1972-07-31 | 1974-03-30 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58205273A (ja) * | 1982-05-26 | 1983-11-30 | Hitachi Ltd | 多重化システム |
| US6928585B2 (en) | 2001-05-24 | 2005-08-09 | International Business Machines Corporation | Method for mutual computer process monitoring and restart |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6214859B2 (ja) | 1987-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11809291B2 (en) | Method and apparatus for redundancy in active-active cluster system | |
| KR100557399B1 (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
| US5784617A (en) | Resource-capability-based method and system for handling service processor requests | |
| US6868442B1 (en) | Methods and apparatus for processing administrative requests of a distributed network application executing in a clustered computing environment | |
| US7519856B2 (en) | Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system | |
| CN111209265B (zh) | 一种数据库切换方法和终端设备 | |
| JPS5897751A (ja) | マルチプロセツサ−システム | |
| KR20030048503A (ko) | 이중화 서버 구조의 데이터 동기화를 위한 통신 시스템 및방법 | |
| CA2002966C (en) | Method of checking test program in duplex processing apparatus | |
| JPS623366A (ja) | マルチプロセツサシステム | |
| JPS59161743A (ja) | 構成切替方式 | |
| JP2906197B2 (ja) | 二重化バス装置 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JP2869971B2 (ja) | 障害検出装置 | |
| JP2752920B2 (ja) | マルチプロセッサシステムにおけるプロセッサ間通信方式 | |
| JPH0126096B2 (ja) | ||
| JPS61267810A (ja) | 停電検出判定回路 | |
| KR19990050461A (ko) | 고 가용성 시스템의 오류 처리방법 | |
| JP3087391B2 (ja) | 伝送システムのステーションアドレス重複チェック方式 | |
| JPH05298136A (ja) | 冗長化情報システムの立上げ方法 | |
| CN115220954A (zh) | 一种数据库备份方法、装置及电子设备、存储介质 | |
| JPS60239149A (ja) | ル−プバスアクセス方式 | |
| JPH0916425A (ja) | 情報処理システム | |
| JPH03113560A (ja) | 同期処理方式 | |
| JPS62202239A (ja) | オンラインプログラムのホツトスタンバイ処理方法 |