JPS58201149A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS58201149A JPS58201149A JP57085319A JP8531982A JPS58201149A JP S58201149 A JPS58201149 A JP S58201149A JP 57085319 A JP57085319 A JP 57085319A JP 8531982 A JP8531982 A JP 8531982A JP S58201149 A JPS58201149 A JP S58201149A
- Authority
- JP
- Japan
- Prior art keywords
- output
- output buffer
- circuit
- self
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は内部ロジックとともに出力バッファを有する
集積回路において、特に出力バッファの最近、集積回路
は超小形化の順向にあるが、これとともに高信頼性も要
求されている。
集積回路において、特に出力バッファの最近、集積回路
は超小形化の順向にあるが、これとともに高信頼性も要
求されている。
しかして、従来内部ロジックととも１こ出力バッファを
有する集積回路では内部ロジックの各種テストと並行し
て出力バッファの遅延時間をテストする所謂ＡＣ特性テ
ストやオンオフ動作などをテストする所謂縮退故障テス
トを行なうようにしてところが、従来出力バッファのた
めのこれら各種テストは内部ロジックを含め行なわれる
ためテストより得られた結果は内部ロジックと出力バク
７アをトータルしたものになってしまい、もっとも知り
たい出力バッファの状態についてはこのテスト結果から
推測する程度になり精度の高いテスト結果が得られない
欠点があった。
有する集積回路では内部ロジックの各種テストと並行し
て出力バッファの遅延時間をテストする所謂ＡＣ特性テ
ストやオンオフ動作などをテストする所謂縮退故障テス
トを行なうようにしてところが、従来出力バッファのた
めのこれら各種テストは内部ロジックを含め行なわれる
ためテストより得られた結果は内部ロジックと出力バク
７アをトータルしたものになってしまい、もっとも知り
たい出力バッファの状態についてはこのテスト結果から
推測する程度になり精度の高いテスト結果が得られない
欠点があった。
この発明は上記欠点を除去するためなされたもので、出
力バッファのテストを内部ロジックを使用せず行なうこ
とができ、高精度のテスト結果を期待できる出力バッフ
ァのテスト機能を備えた集積回路を提供することを目的
とする。
力バッファのテストを内部ロジックを使用せず行なうこ
とができ、高精度のテスト結果を期待できる出力バッフ
ァのテスト機能を備えた集積回路を提供することを目的
とする。
内部ロジックとこのロジックに複数段接続された出力バ
ッファの間に夫々他殺の出力バッファの出力を選択し自
段の出力バッファに与え上記複数段の出力バッファを直
列に接続させる選択回路を設け、上記出力バッファの直
列回路に自励発振を生ぜしめるようにしている。
ッファの間に夫々他殺の出力バッファの出力を選択し自
段の出力バッファに与え上記複数段の出力バッファを直
列に接続させる選択回路を設け、上記出力バッファの直
列回路に自励発振を生ぜしめるようにしている。
出力バッファのＡＣ特性テストや縮退故障のテストを内
部ロジックを使用することなく行なうことができるので
内部ロジックζこよる影響がなく高精度のテスト結果が
期待できる。
部ロジックを使用することなく行なうことができるので
内部ロジックζこよる影響がなく高精度のテスト結果が
期待できる。
以下、この発明の一実施例を図面に従い説明する。
図１こおいて、１は内部ロジックで、この内部ロジック
１には複数段（図示例では４段）の出カバに 出力端子３を接続している。また、内部口ジνり１と出
力バッファ２の間に各別に選択回路４を接続している。
１には複数段（図示例では４段）の出カバに 出力端子３を接続している。また、内部口ジνり１と出
力バッファ２の間に各別に選択回路４を接続している。
この選択回路４はテスト端子５の入力に応じて通常モー
ド又はテストモードを選択するもので、１対の入力端子
のうち一方の入力端子を上記内部ロジック１に、他方の
入力端子を他殺の任意の出力バッファ２例えば次段の出
力バッファ２の出力端に接続し、出力端子を自段の出力
バッファ２の入力端子に接続している。この場合。
ド又はテストモードを選択するもので、１対の入力端子
のうち一方の入力端子を上記内部ロジック１に、他方の
入力端子を他殺の任意の出力バッファ２例えば次段の出
力バッファ２の出力端に接続し、出力端子を自段の出力
バッファ２の入力端子に接続している。この場合。
最下段の選択回路４のみは他方入力端子をノット回路６
を介して最上段の出力バッファ２の出力端ｌこ接続して
いる。
を介して最上段の出力バッファ２の出力端ｌこ接続して
いる。
ここで、ノット回路６は出力バッファ２の数が偶数なら
ば必要で、奇数ならば不要である。
ば必要で、奇数ならば不要である。
次に、その作用を説明する。
いま、テスト端子５にて選択回路４を通常モードに設定
しているものとすると、この状態では各選択回路４にて
内部ロジック１の出力が選択され、出力バッファ２を通
して出力端子３に出力される。
しているものとすると、この状態では各選択回路４にて
内部ロジック１の出力が選択され、出力バッファ２を通
して出力端子３に出力される。
次に、テスト端子５にて選択回路４をテストモードに設
定すると、各選択回路４は次段の出力バッファ２の出力
を選択するとともに最下段の選択回路４はノット回路６
を介して最上段の出力バッファ２の出力を選択し夫々自
段の出力バッファ２に入力するようになる。これにより
上記ＮＯＴ回路６を加えて上記出力バッファ２は直列に
接続され所謂奇数の出力バッファ２のインバータチェー
ンが完成し、自励発振が開始される。
定すると、各選択回路４は次段の出力バッファ２の出力
を選択するとともに最下段の選択回路４はノット回路６
を介して最上段の出力バッファ２の出力を選択し夫々自
段の出力バッファ２に入力するようになる。これにより
上記ＮＯＴ回路６を加えて上記出力バッファ２は直列に
接続され所謂奇数の出力バッファ２のインバータチェー
ンが完成し、自励発振が開始される。
したがって、このときの自励発振の有無により出力バッ
ファ２が正確ζこオンオフ動作しているか。
ファ２が正確ζこオンオフ動作しているか。
つまり縮退故障の有無をテストすることができ。
仮に発振しなければ一以上の出力バッファ２で縮退故障
が生じたのが判る。この場合、故障した出力バッファ２
を特定する釦は出力端子３を介して各出力バッファ２の
動作状態を調べることにより知ることができる。
が生じたのが判る。この場合、故障した出力バッファ２
を特定する釦は出力端子３を介して各出力バッファ２の
動作状態を調べることにより知ることができる。
また、自励発振の周波数を測定することにより出力バッ
ファ２の遅延時間をテストする所謂ＡＣ特性テストを行
なうことができる。この場合隣合う２個の出力端子３の
間の遅延時間を測定すれば各出力バッファ２のより詳し
いＡＣ特性のテストを行なうこともできる。
ファ２の遅延時間をテストする所謂ＡＣ特性テストを行
なうことができる。この場合隣合う２個の出力端子３の
間の遅延時間を測定すれば各出力バッファ２のより詳し
いＡＣ特性のテストを行なうこともできる。
その後テスト端子５にて選択回路４を通常モードに切換
えれば自励発振が停止し、テストは完了する。
えれば自励発振が停止し、テストは完了する。
したがって、このような構成によれば出力バッファの縮
退故障テストおよびＡＣ特性テストなどの各テストを内
部ロジックを使用することなく行なうことができるので
、これらのテスト結果より直接出力バッファの状態を判
断することができ。
退故障テストおよびＡＣ特性テストなどの各テストを内
部ロジックを使用することなく行なうことができるので
、これらのテスト結果より直接出力バッファの状態を判
断することができ。
従来の内部ロジックと出力バッファをトータルしたテス
ト結果から出力バッファの状態を推測するのに比べ高精
度のテスト結果を期待できる。また、出力バッファのテ
スト回路としては選択回路を追加するだけなのでかかる
テスト回路として小規模なものにとどめるこ吉ができ、
しかも外部に改めてテスト用回路を用意する必要もない
ので、経済的に有利である。
ト結果から出力バッファの状態を推測するのに比べ高精
度のテスト結果を期待できる。また、出力バッファのテ
スト回路としては選択回路を追加するだけなのでかかる
テスト回路として小規模なものにとどめるこ吉ができ、
しかも外部に改めてテスト用回路を用意する必要もない
ので、経済的に有利である。
図面はこの発明の一実施例を示す概略的構成図である。
Claims (3)
- （１）内部ロジックと、この内部ロジックに複数段接続
された出力バッファと、上記内部ロジックと出力バッフ
ァの間に夫々接続され且つ他殺の出力バッファの出力を
選択し自段の出力バッファに与え上記複数段の出力バッ
ファを直列に接続させるテストモードを有し上記出力バ
ッファの直列回路に自励発振を生ぜしめる選択回路とを
具備したことを特徴とする集積回路。 - （２） 上記選択回路は上記内部ロジックの出力を選
択し出力バッファに与える通常モードを有することを特
徴とする特許請求の範囲第１項記載の集積回路。 - （３）上記出力バッファが偶数のとき上記出力バッファ
の直列回路にノット回路を接続したことを特徴とする特
許請求の範囲第１項又は第２項記載の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085319A JPS58201149A (ja) | 1982-05-20 | 1982-05-20 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085319A JPS58201149A (ja) | 1982-05-20 | 1982-05-20 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58201149A true JPS58201149A (ja) | 1983-11-22 |
Family
ID=13855289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085319A Pending JPS58201149A (ja) | 1982-05-20 | 1982-05-20 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0161639A2 (en) * | 1984-05-18 | 1985-11-21 | International Business Machines Corporation | Self contained array timing |
-
1982
- 1982-05-20 JP JP57085319A patent/JPS58201149A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0161639A2 (en) * | 1984-05-18 | 1985-11-21 | International Business Machines Corporation | Self contained array timing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58201149A (ja) | 集積回路 | |
| JP3710639B2 (ja) | 半導体装置 | |
| JPS58201150A (ja) | 集積回路 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| JPS62132182A (ja) | 試験回路付大規模集積回路 | |
| JPH04131778A (ja) | 測定試験回路 | |
| JP2874248B2 (ja) | 診断用スキャンパス付き電子回路 | |
| JP2004069642A (ja) | 半導体集積回路装置 | |
| JP2527623Y2 (ja) | Ｉｃ試験装置 | |
| JPS61100842A (ja) | スキヤン回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| JPH02118475A (ja) | 論理集積回路 | |
| JPH06123761A (ja) | 大規模集積回路 | |
| JPS58201151A (ja) | 集積回路 | |
| JPH05160220A (ja) | 半導体集積回路 | |
| JPH0561713A (ja) | 電子回路ブロツク試験回路 | |
| JPS63233384A (ja) | プリント板ユニツトの論理チエツク方法 | |
| JPH04355383A (ja) | 半導体集積回路 | |
| JPS63738A (ja) | 情報処理装置 | |
| JPH0334034A (ja) | 集積回路 | |
| JPH05196699A (ja) | 半導体集積回路 | |
| KR19980067525A (ko) | 반도체 패키지의 출력 핀 테스트 회로 | |
| JPH03282274A (ja) | 集積回路の試験方式 | |
| JPH02205781A (ja) | スキヤンパス不良診断回路 |