JPS5820055B2 - システム電源制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、電算機システム等の複数の電源ユニットを有
するシステムの電源制御方式に関する。

電算機システムの各装置においては、電源の瞬断が発生
した場合、各装置が誤動作したり、或いは負荷に悪影響
を与えることがないように、例えば第１図に示すように
各電源ユニット■、・・・・・・Ｉｎにそれぞれ瞬断検
出回路２を設けることがある。

電源ユニット■１は例えばＣＰＵ（中央処理装置）用で
あり、またＩｎはｌ０Ｃ（入出力機器）用であり、それ
ぞれは内部的に２Ｖ、５Ｖ等の電圧を所定のシーケンス
に従って発生する機能を有する。

しかしながら瞬断検出回路２は、システム電源制御装置
５ＰＣ３からの投入信号（例えばリレー接点）８１〜Ｓ
ｎのオン、オフを検出するもので、直接外部電源人力Ｐ
ｓｉのオン、オフを検出するものではないので、５ＰＣ
３側の電圧保持機能を有した制御用電源部（後述する）
によって外部電源人力ＰＳｉがオフ（停電）になっても
投入信号８１〜Ｓｎがオフにならない短期間内（瞬断時
）には、電源ユニット１１〜Ｉｎは正常時と変らず動作
する。

このため、復電時には電源ユニット１１〜Ｉｎの全電源
系統が同時に外部電源に対する負荷となるので、大きな
突入電流で外部電源の例えばインバータに悪影響を与え
る欠点がある。

本発明はこの点を改善するために、むしろシステム電源
制御装置例に、しかも１箇所だけ瞬断検出回路を設けて
外部電源を保護するものである。

本発明のシステム電源制御方式は、システムの１箇所に
瞬断検出回路を設け、そして電源瞬断が発生したら該シ
ステム内の複数の電源ユニットに対する投入信号を全て
オフとし、且つ復電後にシーケンスをとって該複数の電
源ユニットに対する投入信号を順次オンとすることを特
徴とするが、以下図示の実施例を参照しながらこれを詳
細に説明する。

第２図は本発明の一実施例を示す概略図、第３図はその
具体例、第４図は第１図の構成に基づく正常時、瞬断（
停電、復電）時の動体波形、第５図は第３図の構成に基
づく同様条件下の動作波形である。

第２図に示す実施例は、各電源ユニット■１〜Ｉｎには
瞬断検出回路を設けず、システム電源制御装置３側に単
一の瞬断検出回路２を設けて、これで外部電源人力ＰＳ
ｉのオン、オフを直接検出する様にしたものである。

第３図において、ＣＰＣは制御用電源部、ＲＬ１〜ＲＬ
８はシーケンス回路ＳＱを構成するリレー、ｒｔ１〜ｒ
ｔ８はその接点、ＲＬ９は瞬断検出回路２を構成するリ
レー、ｒｔ９はその接点であり、リレーＲＬ４〜ＲＬ７
の接点ｒ ｔ４〜ｒ ｔ７が第２図の投入信号Ｓ□〜５
ｎ（ｎ＝４とする）に相当する。

第３図は電源制御装置３全体が不動作の状態である。

そして、外部電源４からの電源人力ＰＳｉが正常である
とすれば、メインスイッチＳＷを投入（ＯＮ）した後に
第５図左側のようなシーケンスで電源ユニット１１〜Ｉ
ｎから出力ＰＯＷ１〜Ｐ ＯＷ４が順番に現われる。

即ち、スイッチＳＷが投入されるとリレーＲＬ１が動作
してメーク接点ｒｔ１で自己保持すると共に、メーク接
点 ＜でリレーＲＬ２を動作させる。

リレーＲＬ２が動作するとそのメーク接点ｒｔ２でリレ
ーＲＬ３が動作すると共に、トランスファー接点 １；
でリレーＲＬ４が動作する。

リレーＲＬ４が動作するとそのメーク接点ｒｔ４がオン
になって先ず電源ユニット１．カら出力ＰＯＷ１が生ず
る同時にブレーク接点ｒｔ。

がオフし、メーク接点ｒｔ、がオンするのでリレーＲＬ
５が動作する。

尚、リレーＲＬ３が動作するとそのブレーク接点ｒｔ３
がオフとなるのでリレーＲＬ２が一旦復帰し、この結果
メーク接点ｒｔ２がオフするのでリレーＲＬ３が復帰す
るという動作を、コンデンサおよび抵抗からなる時定数
回路を含んで交互に繰り返す。

従ってトランスファー接点ｒｔ２も左右に切換わり、リ
レーＲＬ５を動作させた後は左側に切換る。

リレーＲＬ５が動作すると、そのメータ接点 １；でリ
レーＲＬ、４が保持され、またメーク接点ｒｔ５ でリ
レーＲＬ６が動作する。

そしてリレーＲＬ５が動作するとメーク接点ｒｔ６でリ
レーＲＬ５が保持し、同時にメーク接点 １６／でリレ
ーＲＬ７は動作する。

さらにリレーＲＬ７が動作するとメーク接点 １；でリ
レーＲＬ６を保持し、同時にメーク接点ｒｔ、 でリ
レーＲＬ８を動作させる。

リレーＲＬ８が動作するとメーク接点 １；によりリレ
ーＲＬ７が保持され、またトランスファー接点ｒ１８が
切換ってリレーＲＬ２゜ＲＬ３の動作を停止すると共に
、自己保持する。

以上で一連の動作が終了し、この間にメーク接点ｒＡ４
に続いてメーク接点ｒｔ５〜ｒｔ７が順次閉成するので
、電源ユニット１１〜Ｉｎからシーケンシャルにｐｏｗ
ｉ〜ＰＯＷ４が出力される。

このため、外部電源４から供給される電流ＩＰＳ に
生じる突入波形ＲＣ１〜ＲＣ４は小さく抑えられる。

そして、この動作は電源投入時のみならず、長時間の停
電後にも同様に行なわれる。

しかし、電源人力Ｐｓｉが瞬断し、制御用電源部ＣＰＳ
の出力制御電圧ＣＰＳｏがリレーの復旧を圧ｖ２（ｖｌ
は通常のリレー印加電圧）以下に低下しないうちに復電
してしまう場合には、第１図の構成では接点ｒｔ４〜ｒ
ｚ７（投入信号８１〜Ｓｎ）がオン状態を保つので、第
４図右側のように電流ＩＰＳには外部電源４の容量Ｘを
越えて素子破壊を招く大きな突入波形ＲＣ６が生ずる。

本発明はこの点を改善するために、電源入力の瞬断時に
もシーケンスをとり直すようにしたものである。

第３図の例では電源入力ＰＳｌで動作するリレーＲＬ９
を設け、その第１７−ク接点ｒｔ９を自己保持経路に、
また第２メーク接点 １９′をスイッチＳＷと直列に接
続し、併せてリレーＲＬ４のブレーク接点ｒｔ、を接点
ｒｔ９と並列に接続して瞬断検出回路２を構成しである
。

電源人力ＰＳｉが正常であればリレーＲＬ９の接点ｒｔ
、、、ｒｔ９は共にオン、またリレーＲＬ４の接点ｒｔ
、 はオフなので全体の動作は第５図の左側の様にな
り、第１図の回路と変らない。

しかし、停電時および復電時の動作は異なる。

即ち、停電時には第４図と同様に出力ｐ ｏｗｉ〜ＰＯ
Ｗ４は同時にオフとなる。

この時、リレーＲＬ９も同時にオフとなって接点ｒｔ９
′をオフとするので、制御用電源部ＣＰＳの出力ＣＰＳ
ｏが７２以上であってもシーケンス回路ＳＱは初期状態
に復帰する。

これにも一定の順序があり、接点ｒｔ９の開放でリレー
ＲＬ１が復帰すると、その接点ｒｔ１′の開放でリレー
ＲＬ８が復帰する。

リレーＲＬ８が復帰するとその接点ｒ４の開放でリレー
ＲＬ７が復帰する。

以下同様にして電源投入時とは逆にリレーＲＬ６ 、Ｒ
Ｌ５ 、ＲＬ４がこの順に復帰する。

この結果、停電時の最終段階では、接点ｒｔ０．ｒｔ９
′がオフ、ｒｔ４ がオンとなり、またシーケンス回路
ＳＱの復帰で接点ｒｔ４〜ｒｔ７（投入信号８１〜ｓｎ
）が全てオフとなる。

従って、その後電源Ｐｓｉ が復電すると第５図右側の
ように投入時と同様のシ−ケンスが行なわれる。

このため、電源の瞬断によっても過大な突入波形（第４
図のＲＣ５）は生じないので、素子を破壊する等の問題
を回避できる。

以上述べたように本発明によれば、電源投入時、長期停
電時、瞬断時を問わず、複数の電源ユニットからの出力
相互間に序列をつけているので、電算機システム等にお
ける負荷素子の突入電流による破壊を未然に防止できる
。

【図面の簡単な説明】

第１図および第４図は従来のシステム電源制御方式の一
例を示すブロック図および動作波形図、第２図は本発明
の一実施例を示す概略ブロック図、第３図および第５図
はその具体例を示す回路図および動作波形図である。 図中、■１〜Ｉｎは電源ユニット、２は瞬断検出回路、
３はシステム電源制御装置、ｒｔ４〜［ｔ７は投入信号
用リレー接点、ＳＱはシーケンス回路、ＣＰＳは制御用
電源部である。

Claims (1)

【特許請求の範囲】
1. １ システムの１箇所に瞬断検出回路を設け、そして電
   源瞬断が発生したら該システム内の複数の電源ユニット
   に対する投入信号を全てオフとし、且つ復電後にシーケ
   ンスをとって該複数の電源ユニットに対する投入信号を
   順次オンとすることを特徴とする、システム電源制御方
   式。