JPH0484592A - 伝送端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ この発明は、停電しても消去してはいけないデータを蓄
えた停電補償付の伝送端末装置に関するものである。

［従来の技術］ 従来例の構成を第３図を参照しながら説明する。

第３図は、使用電力量などの検針に用いる、従来の停電
補償付の伝送端末装置を示すブロック図である。

第３図において、従来の伝送端末装置は、ＣＰＵ　（１
）、ＲＯＭ（２＞、パルス入力ｌ１０（３）、ＲＡＭ　
（４）、伝送工／Ｆ（５）、リセット回路（６）、バッ
テリ等のバックアップ電源（１０）及び電源回路（１１
）から構成されている。

ＣＰＵ（１）、ＲＯＭく２〉、パルス人力ｒ１０　（３
）　、ＲＡＭ　（４’）及び伝送Ｉ／Ｆ（５）はバスに
より相互に接続され、リセット回路（６）はＣＰＵ（］
、）に接続され、パルス入力ｌ１０（３）は入力端子（
７）に接続され、伝送Ｉ／Ｆ（５）は伝送端子（８）に
接続されている。

電源回路（１１）は、その入力側がＡＣ１００■の電源
端子（９）とバックアップ電源（１０）に接続されかつ
その出力側がＲＡＭ（４，）と他の回路等に接続されて
いる。

つぎに、前述した従来例の動作を説明する。

通常、パルス入力ｌ１０（３）により、例えば、使用電
力量に応じたパルス信号を入力し、ＣＰＵ（１）により
パルスをカランＩ〜してＲＡＭ（４）に記憶する。親局
（中央制御監視装置）の要求等、必要に応じて、ＲＡＭ
（４）に記憶されているデータを伝送Ｔ／Ｆ（５）を介
して親局へ伝送する。

停電した場合には、電源回路（１１）によりバックアッ
プ電源（１０）に切り替えられて、その電源がＲＡ、Ｍ
（４，）等の各部に供給される。したかって、一定時間
はＲ，ＡＭ（４）に記憶されているデータが保持される
。しかし、一定時間過ぎればデータは補償されないこと
になる。

し発明が解決しようとする課題］ 前述したような従来の伝送端末装置では、停電した場合
にバックアップの時間が過ぎればデータが補償されない
という問題点があった。

この発明は、前述した問題点を解決するためになされた
もので、バックアップの時間が過ぎてもデータを補償す
ることができる伝送端末装置を得ることを目的とする。

Ｕ課題を解決するための手段］ この発明に係る伝送端末装置は、次に掲げる手段を備え
たものである。

〔１〕　停電した場合にはバックアップ電源に切り替え
る電源手段。

〔２〕　前記バックアップ電源の電圧低下を検出する検
出手段。

〔３〕　前記バックアップ電源の電圧が所定値以下にな
ったときには保持データを親局へ伝送する制御手段。

［作用］ この発明においては、電源手段によって、停電した場合
にはバックアップ電源に切り替えられる。

また、検出手段によって、前記バックアップ電源の電圧
低下が検出される。

そして、制御手段によって、前記バックアップ電源の電
圧が所定値以下になったときには保持データが親局へ伝
送される。

［実施例］ この発明の実施例の構成を第１図を参照しながら説明す
る。

第１図は、この発明の一実施例を示すブロック図であり
、ＣＰＵ（１）〜電源回路（１１）は前記従来装置のも
のと全く同一である。

＝４ 第１図において、この発明の一実施例は、前述した従来
装置のものと全く同一のものと、入力側か電源回路（１
１）に接続されかつ出力側がＣＰＵ（１）に接続された
電圧低下検出回路（１２）と、入力側が電源回路（１１
）及びＣＰＵ（１，）に接続されかつ出力側が伝送Ｉ／
Ｆ（５）に接続されたトランジスタ等のスイッチ回路（
１３）とから構成されている。

なお、電圧低下検出回路（１２）とＣＰＵ（］、）とを
接続する信号線（１４）は割込信号用であり、電源断信
号用の信号線（１５）が電源回路（１１）とＣＰＵ（］
ｉとの間に接続され、伝送１７Ｆ電源０Ｎ１０ＦＦ信号
用の信号線（１６）がＣＰＵ（１）とスイッチ回路（１
３）との間に接続されている。

ところて、この発明の電源手段は、前述したこの発明の
一実施例では電源回路（１１）であり、この発明の検出
手段は、電圧低下検出回路（１２）であり、この発明の
制御手段は、ＣＰＵ（１，）、Ｒ，、ＯＭ　（２）　、
Ｒ，ＡＭ　（４）　、伝送Ｉ／Ｆ（５）及びスイッチ回
路（１３）から構成されている。

つぎに、前述した実施例の動作を第２図を参照しながら
説明する。

第２図（ａ）、（ｂ）及び（Ｃ）は、この発明の一実施
例の通常処理、電源断処理及び割込処理を示すフローチ
ャー１・図である。

ステップく２０）〜（２１）において、ＣＰＵ（１）は
、イニシャル処理を行った後、伝送Ｉ／Ｆ（５）の電源
ＯＮ信号を信号線（１６）を介してスイッチ回路（１３
）へ出力する。したがって、電源回路（１］）と伝送Ｉ
／Ｆ（５）とが接続され、電源が伝送Ｉ／Ｆ（５）に供
給される。

ステップ（２２）〜（２３）において、従来の処理と同
様に、パルスをカウントしてＲＡＭ　（４）に記憶して
、そのデータを親局へ伝送する。

ステップ（２４）〜（２５）において、停電か発生した
場合に、電源回路（１１）により、バックアップ電源（
１０）に切り替えられ、信号線（１５）を介して電源断
信号が送られて゛くると、ＣＰＵ（１）は、スイッチ回
路（１３）により伝送Ｉ／Ｆ（５）の電源供給を停止（
ＯＦＦ）させ、スリーブ処理、すなわち、低消費電流モ
ートに入る。

ステップ（２６）において、バックアップ電源（１０）
の電圧か所定値以下なると電圧低下検出回路（１２）に
より割込がかけられ、ＣＰＵ（１）は、伝送Ｉ／Ｆ（５
）の電源をスイッチ回路（１３）により○Ｎする。

ステップ（２７）〜（２８）において、バックアップ電
源（１０）によりＲＡＭ（４）に保持されているパルス
データを伝送Ｉ／Ｆ（５）を介して親局へ伝送する。そ
して、伝送Ｉ／Ｆ（５）の電源をＯＦＦする。

この発明の一実施例は、前述したように、バッテリ等の
バックアップ電源（１０）の電圧が所定値以下になると
、ＣＰＵ（］、）に再起動をかけ、停電補償が効かなく
なると同時に保持データを親局へ伝送するので、消去し
てはいけないデータを保護することができ、ひいてはシ
ステム全体を正常に保つことができるという効果を奏す
る。

ところで前記説明では、使用電力量などの検針に利用す
る場合について述へたか、その他の保持データにも利用
できることはいうまでもない。

「発明の効果」 この発明は、以上説明したとおり、停電した場合にはバ
ックアップ電源に切り替える電源手段と、前記バックア
ップ電源の電圧低下を検出する検出手段と、前記バック
アップ電源の電圧か所定値以下になったときには保持デ
ータを親局へ伝送する制御手段とを備えたので、バック
アップの時間が過ぎてもデータを補償することができる
という効果を奏する。

【図面の簡単な説明】

第１−図はこの発明の一実施例を示すブロック図、第２
図はこの発明の一実施例の動作を示すフローヂャ−１・
図、第３図は従来の伝送端末装置を示すブロック図であ
る。 図において、 （１）　・・　ＣＰＵ、 （２）　・・　ＲＯＭ、 パルス入力Ｉ１０、 ＲＡ、　Ｍ、 伝送Ｉ／Ｆ、 ・・・　バックアップ電源、 ・・・　電源回路、 ・・・　電圧低下検出回路、 ・・・　スイッチ回路である。 各図中、同一符号は同一、又は相当部分（３）　　・・
・ く　４　）　　　　・・・ （５）　　・・・ く　１０　） く　１１　） く１２） （コ３） なお、 を示ず。

Claims (1)

【特許請求の範囲】
1. 停電した場合にはバックアップ電源に切り替える電源手
   段、前記バックアップ電源の電圧低下を検出する検出手
   段、及び前記バックアップ電源の電圧が所定値以下にな
   ったときには保持データを親局へ伝送する制御手段を備
   えたことを特徴とする伝送端末装置。