JPS581954B2 - 電子ミシンの模様信号発生装置 - Google Patents

Description

【発明の詳細な説明】

この発明は、針のバイト運動及び送り歯のフイード運動
に関する情報を静的記憶装置に蓄えミシン主軸の回転に
同期して前記情報を読み出し、その情報を前記バイト及
びフイードの量と方向を制御する駆動装置に与えて模様
縫いを行なうようにした電子ミシンにおける模様信号発
生装置に関する。 近年ミシンにおける模様縫製を機械的なカムによらず、
電気的に模様縫製動作を記憶させて行なうようにしたミ
シンの開発が進んでいる。 その−例に、膨大な情報を記憶する読み出し専用記憶素
子でＲＯＭと略称される集積回路を模様縫製動作の記憶
手段として用いた電子ミシンがあるが，ＲＯＭの製作に
は必要な情報を順序正しく書き込む面倒な工程を必要と
し、他の論理素子のように容易に大量生産できる性質の
素子ではなく、ミシンの模様縫製動作の記憶手段として
利用する場合には、蓄えられる模様の種類、数に応じて
異なったＲＯＭをそれぞれ特別に製作しなければならな
いから、いかにして必要な情報をできるだけ記憶容量の
小さいＲＯＭに収めるかが商業的に最も重要な課題とな
る。 上記のＲＯＭを模様縫製動作の記憶手段として利用した
特開昭５０−３７５５４号公報に開示される電子ミシン
の場合には、１つの模様に対しその模様縫製の順序通り
に針のバイト運動情報と送り歯のフイード運動情報とを
交互に順序正しく配夕１ルてＲＯＭに記憶させ、ミシン
の回転につれてカウンターを加算しＲＯＭから配列の順
序通りに記憶情報を読み出すようにしたものであって、
この方式は実質的には従来のカム、紙テープ等による機
械的な模様縫製動作の記憶手段と変わらない同一の方式
を単に電子記憶素子に置き換えたものに他ならず、必要
情報をできるだけ小容量のＲＯＭに収めるようにした方
式とはいいえないものである。 このことを第１図に示すチューリップ模様の如きミシン
の模様の中で最も多く使われる対称模様の縫製動作の場
合を例に挙げて説明すると、同図に示される模様は縫製
順序番号１６を境にして左右に対称であるが、図中の各
縫製順序番号に対応するバイトの位置座標及びフイード
の増減量を示す表１によれば、バイト情報に関しては１
６を境に前後が対称関係にあるのに対し、フイード情報
に関しては例えば１６の次の１７の情報は１６の１つ前
の１５ではなく１６の２つ前の１４の情報に対応するこ
とになる。 このことは針のバイト運動と送り歯のフイード運動との
交互的動作を１ステッチを形成する動作とするミシンの
縫製動作の特質に因るのであって、この実施例の如くバ
イトの情報とフイードの情報を１ステッチごとに組み合
せ、これを縫製順序通りにＲＯＭに記憶させる方式を採
る限り、対称模様の前半分だけを記憶させ後半分は前半
分に相当する記憶情報を逆方向に読み出すことによって
全体の模様を形成するといった手段により必要記憶容量
の削減をはかることは到底不可能で、結局対称様模に対
し模様全体の情報を記憶するしかない。 第２図に示される貝がら模様の場合もチューリップ模様
と同様、縫製順序番号１６で対称の模様であって、各縫
製順序番号に対応するバイトの位置座標及びフイ−ドの
増減量は表２に示す通りであるが、このような縫製順序
をとる模様にバイト運動とフイード運動を１組とする情
報を模様全体に亘って記憶することは、１種類しか持た
ないフイード情報を全縫製順序番号に対し記憶させなけ
ればならないこととなり、記憶容量に大巾な無駄を生じ
させることになる。 また第３図に示されるスモツキングステッチや第４図に
示されるフェザーステッチの各縫製順序番号に対応する
バイトの位置座標及びフイードの増減量は表３及び表４
に示されるところより明らかなように、これらは極めて
基本的なステッチである第５図に示されるメンデイング
ステッチや第６図に示されるストレッチステツチのバイ
ト情報とフイード情報との組み合せ１で構成されるもの
である。 すなわちメンデイングステッチとストレッチステッチの
縫製順序番号に対応するバイトの位置座標及びフイード
の増減量は表５及び表６に示される通りであり、表５０
のバイト情報（−１５、−５、＋５、＋１５、」＋５、
−５）と表６のフイード情報（＋１０、＋１０、−１０
）の組み合せに他ならない。 しかしながら、このような場合にも、上記従来の記憶方
式では、やはり各模様毎に別々に模様情報を記憶しなけ
ればならず、結局模様の種類がふえるほど記憶容量の無
駄が増大することになる。 この発明は、各縫製順序番号毎にこれに対応するバイト
情報とフイード情報を１組とした情報として記憶するの
でなく、バイト情報とフイード情報とを分離すると共に
、各バイト情報或いはフイード情報をバイト或いはフイ
ードの量に関する出力用情報と、該出力用情報の読み出
し順序に関する順序命令用情報とで構成し、バイト及び
フイードの運動に同期して所定の縫い模様のバイト及び
フイードの情報を定められた順序で読み出すようにした
電子ミシンの模様信号発生装置を提供し、従来の電子ミ
シンよりはるかに記憶容量の小さいＲＯＭで同一の縫製
動作情報を収納しうるようにすることを目的とするもの
である。 本願の構成の要旨は、模様縫いプログラムとしてバイト
或いはフイードの送り量に関する出力用情報及び該出力
用情報の読み出し順序に関する順序命令信号と該順序命
令信号に伴う補助信号とから成る順命令用情報とを、バ
イト運動に関するものとフイード運動に関するものとに
分離して記憶させる静的記憶装置と、ミシン操作者の選
択操作により前記静的記憶装置に収納されている情報の
中から所定の模様縫いのプログラムの先頭の情報をアク
セスする番地信号を出力する模様選択装置と、前記静的
記憶装置より読み出された出力用情報を、次の出力用情
報を受けるまで一時記憶して針のバイト運動及び送り歯
のフイード運動を直接制御する模様制御装置に転送する
一時記憶装置と、前記静的記憶装置より読み出された出
力が前記順順序命令用情報の場合、該出力信号と該出力
信号をアドレス指定する番地信号とを受け、該両信号を
順序命令信号に応じて次に静的記憶装置に与えるべき番
地信号を演算し、該番地信号をアドレス装置に入力設定
する機能及び各装置の動作タイミングを制御する制御信
号を出力する機能とを備えるコントロール装置と、該コ
ントロール装置より直接受け或いはコントロール装置よ
り制御信号を受けて現在の番地信号を所定の演算処理を
して順次自ら準備する次のアドレス指定に供される番地
信号を、次のバイト動作或いはフイード動作の実行まで
１著える機能を備えたアドレス装置と、前記コントロー
ル装置より各装置に与えられる制御信号の基準となるス
テータス信号をコントロール装置に与える基準信号発生
装置と、ミシン主軸に同期しバイト運動及びフイード運
動のタイミング信号を出力し、前記コントロール装置を
介し前記アドレス装置より出力すべき情報及び一時記憶
装置より出力すべき情報をフイードに関するものとバイ
トに関するものとに交互に規制するタイミングパルス発
生装置とを電子ミシンに具備させたことにある。 これにより、静的記憶装置内に分離記憶させたバイト及
びフイードの送り量を記憶の順次或いは順序命令用情報
に応じて交互に読み出したり、更にはこれを繰り返すこ
とができる。 従って、所定の模様縫いに対してバイト送り量の有する
繰り返しパターンの組合せと、フイード送り量の有する
繰り返しパターンの組合せを記憶装置内に個別に設定し
ておけば、この模様縫いを完成できることとなる。 そして、この両組合せの総計は、バイト及びフイードの
送り量を１組として縫い目の縫い情報として読み出すよ
うにした場合に、得られる繰り返しのパターン組合せと
比較して十分小さくなるものであるから、模様縫い情報
の記憶容量を大巾に減少できることとなる。 実施例について説明すれば、第１図において１はＲＯＭ
と略称される読み出し専用記憶素子で構成した静的記憶
装置で、直線縫いを含む複数種類の模様縫いの情報を記
憶する。 模様情報はバイト用情報とフイード用情報とを組み合せ
て１つの情報とするのではなく、針の位置変位を定めた
バイト用情報或いは送り歯の送り量を定めたフイード用
情報であって各々独立に構成した出力用情報と、上述の
如き針の位置変位或いは送り歯の送り量に関する情報を
含まず、上記出力用情報の出力順序の制御指令に関する
情報だけを備えた順序命令情報とからなるものである。 本実施例の場合は１つの情報を８ビットで構成し、出力
用情報はその上位３ビットを（０００）で表わして該情
報が出力用情報であることを示し、下位５ビットで針の
位置変位或いは送り歯の送り量に関する情報を表示する
。 また上記順序命令情報はその上位３ビットを（０１０〕
、（０１１〕、（１０１）、（１１０）と区別して表わ
し、各々異なる種類の順序命令を与え、各各の下位５ビ
ットは各々の順序命令に伴なう補助情報を表わすものと
するが、詳細については後述する。 上記各情報の具体例は表７に示す通りであるが、該表の
右欄が上述の情報であって、左欄はこれら情報に対応す
る番地情報である。 第７図において、２は後述の模様選択装置７或いはコン
トロール装置１１より番地信号を受けて、前記静的記憶
装置１の記憶情報の中から所定の情報の番地指定を行な
うアドレス装置で、模様選択装置７から伝送される指定
された模様情報のバイト用先頭番地信号及びフィード用
先頭番地信号をそれぞれ一時記憶する入力レジスター３
ａ及び３ｂを有すると共に、その各入力レジスター３ａ
，３ｂ或いはコントロール装置１１に含まれるジャンプ
レジスター１６から転送されてくる番地信号を一時記憶
して次段のアドレス・レジスター５に転送し、さらに別
のタイミングで記憶した番地信号に１を加算或いは減算
し、これを前記入力レジスター３ａ，３ｂに転送するプ
ログラム・カウンター４及び該プログラム・カウンター
４から転送されてくる番地信号を受け、前記静的記憶装
置１に蓄えられる情報のうちの所定のものの番地を指定
するアドレス・レジスター５を備える。 ６ａ及び６ｂはプログラム・カウンター４の内容をそれ
ぞれ入力レジスター３ａ及び３ｂに転送する際に、プロ
グラム・カウンター４の出力側と各入力レジスター３ａ
，３ｂの入力側とを結ぶ送信路を伝送可能状態にするト
ライステートのバツファレジスターであって、コントロ
ール装置１１より与えられるタイミング信号を受けて作
動し、それ以外のときにはハイインピーダンス状態を保
つ。 ７は模様選択装置で、操作者が所定の模様縫製を選択指
令する模様選択ボタン装置８と各縫模様の情報の先頭番
地を格納したバイト用、フイード用のアドレス装置９ａ
，９ｂ及び各アドレス記憶装置９ａ，９ｂより呼び出さ
れた番地信号を前記各入力レジスター３ａ，３ｂに転送
する際に、アドレス記憶装置９ａ ，９ｂと入力レジス
ター３ａ，３ｂを結ぶ送信路を伝送可能状態にするトラ
イステートの入カバッファ・レジスター１０ａ，１０ｂ
とからなる。 表８は各模様縫製において前記静的記憶装置１から呼び
出される先頭の情報の番地を記憶させた前記バイト用及
びフイード用のアドレス記憶装置９ａ，９ｂの７ビット
で構成された記憶内容な各縫模様ごとに示したもので、
左欄の４ビットの情報は前記アドレス記憶装置９ａ，９
ｂの記憶内容を呼び出すためのアドレス指定信号であっ
て、模様選択ボタン装置８によって与えられる模様指令
信号を受けたコントロール装置１１の制御回路１２より
出力される。 例えば、模様選択ボタン装置８でメンデイングステッチ
を指定した場合には、表８より知られるように制御回路
１２からは ・（００１０）のアドレス指定信号が出
力され、該信号はバイト用のアドレス記憶装置９ａに入
力されて番地信号（００００１１０）を呼び出し、フイ
ード用のアドレス記憶装置９ｂに入力されて番；地信号
（１０１１０１０）を呼び出す。 コントロール装置１１は、前記模様選択ボタン装置８よ
り伝送される模様指定信号を受けて前記アドレス記憶装
置９ａ，９ｂにアドレス指定信号を入力する機能と、前
記入カバッファ・レジスター１０ａ，１０ｂ、入力レジ
スター３ａ，３ｂ、バツファ・レジスター５ａ ｔ ６
ｂ１プログラム・カウンター４、アドレス・レジスター
５、後述の出力レジスター３５ａ，３５ｂ及び該コント
ロール装置１１に含まれるジャンプ・レジスター１６並
びにステータス・カウンター１５ａ，１５ｂのそれぞれ
にタイミング信号を与えて動作指令する機能とを備えた
制御回路１２、静的記憶装置１に蓄えられる情報のアド
レス指定に供される前記アドレス・レジスター５に一時
記憶された番地信号なＡ人力端子に、その番地信号によ
って呼び出された静的記憶装置１の情報の下位５ビット
の信号をＢ人力端子に受け、これを加算する加算器１３
、静的記憶装置１の出力信号の上位３ビットの信号が表
わす次の情報の呼び出し命令に関する命令語を解読し、
各命令語に対応した出力端子より前記制御回路１２に信
号を送るデコーダ−１４、ダウン・カウンターで構成さ
れ前記順序命令のうち所定の命令情報〔１１０〕を受け
たデコーダ−１４の出力信号を受けて制御回路１２より
出されるタイミング信号によりデコーダ−１４が上位３
ピットの情報を受けたその静的記憶装置１の出力信号の
下位５ビットの情報を読み込み記憶し、その記憶内容が
Ｏになるまで前記順序命令のうち所定の命令情報（１０
１）を受けたデコーダ−１４の出力信号を受けて制御回
路１２より出されるタイミング信号を受けるごとにその
記憶内容を１づつ減算するバイト用及びフイード用の２
種類のステータス・カウンター１ ５ａ ， １ ５ｂ
とからなる。 なお、前記加算器１３のＢ人力側ではデータバスの第５
ビット目のデータラインが加算器１３０入力端子の第６
、第７ビット目に接続されていて、人力データの第５ビ
ット目が〔１〕であれば上位３ビットが（１１１）、〔
０〕であれば上位３ビットが（０００）の７ビットデー
タに変換されて人力されるようになっている。 ３０は前記制御回路１２より各装置に与えられ各装置を
１つの動作状態から他の動作状態に変えるタイミング信
号として供されるクロツクパルスを発生させる基準信号
発生装置で、発振周波数が数百ＫＨｚ乃至数ＭＨｚの発
振器３１及び該発振器３１の出力信号を受け計数するカ
ウンター３２と、該カウンターの出力コードによってＴ
１〜Ｔ７のタイミング信号を作るデコーダ−３９からな
る。 ３３はミシン針が布から抜け出すタイミングで発生する
バイト同期信号Ｂと布の送り量を変換するのに好都合な
、すなわち送り歯が針板面より下にくるタイミングで発
生するフイード同期信号Ｆとをミシンの主軸の回転に同
期して交互に前記制御回路１２に送るタイミングパルス
発生装置である。 ３４は前記静的記憶装置１より呼び出された情報の下位
５ビットを、制御回路１２かものタイミング信号ｓ１８
、 Ｓ１９を受けて記憶する一時記憶装置で、バイト
情報用及びフイード情報用の２種類の出力レジスター３
５ａ，３５ｂからなる。 ３６は前記出力レジスター３５ａ ，３５ｂの出力信号
を受け、送り歯及びバイトの変位量を制御する模様制御
装置である。 前記コントロール装置１１に含まれる制御回路１２の詳
細な構成は第８図に示す通りであり、アドレス記憶装置
９ａ，９ｂに蓄えられている各縫模様の先頭情報の番地
をアドレス指定する２進数出力信号を、タイミング信号
Ｔ６を受けるごとに累進するカウンター１７と、該カウ
ンター１７の出力信号が模様選択ボタン装置８により指
定した縫模様の先頭情報の番地をアドレス指定する出力
信号となったことを知らせる信号を出力するマルチプレ
クサ−１８と、該マルチプレクサー１８の出力信号、模
様選択ボタン装置８より送られる模様指令確認信号、前
記基準信号発生装置３０から送られるタイミング信号、
タイミングパルス発生装置３３からのバイト同期信号と
フイード同期信号及び前記デコーダ−１４から送られる
順序命令信号などを受けて先述の各装置に所定の動作タ
イミン・グ信号Ｓ１，Ｓ２・・・・・・・・・・・・，
Ｓ１９を与える論理部１９を備える。 ２０ ，２１ ，２２ ，２３ ，２４ ，２５．２６
は前記論理部１９と共に、前記各人力信号を受けＳ１，
Ｓ２，・・・・・・・・・・・・，Ｓ１９のタイミング
信号を出力する論理回路を構成するフリツプフロツプで
あって、そのうち２１は模様選択ボタン装置８の１つの
選択ボタンが押され、該選択ボタンに対応した２進数出
力がカウンター１７より出力されたとの確認信号が前記
マルチプレクサー１８より出力されたとき、次に説明す
るセレクト・フリツプフロツプ２０がリセットしている
条件のもとにタイミングＴ７でセットされ、セレクト・
フリツプフロツプ２０が次の同期のタイミングＴ２でセ
ットされてアドレス記憶装置９ａ， ９ｂから読み出さ
れた番地情報が入力レジスター３ａ，３ｂにタイミング
Ｔ３で読み込まれた後、タイミングＴ５でリセットされ
るキー・フリツプフロツプ、２０は上記キー・フリツプ
フロツプ２１がタイミングＴ７でセットされると、次の
周期のタイミングＴ２でセットされ、模様選択ボタンが
離されない限りリセットされない、すなわち模様選択ボ
タンを押し続けてもキー・フリツプフロツプ２１に上述
の動作を繰り返させないセレクト・フリソプフロツプ、
２２は指定された縫模様の先頭情報の番地が入力レジス
ター３ａ ，３ｂに登録され前記キー・フリツプフロツ
プ２１がリセットされた条件のもとに、ミシンの運転開
始に伴ないバイト周期信号Ｂが発せられたとき、タイミ
ングＴ１でセットされ、バイト用出力レジスター３５ａ
の記憶情報が模様制御装置３６に入力されるとリセット
されるバイト・フリツプフロツプ、２３は同じく指定さ
れた縫模様の先頭情報の番地が入力レジスター３ａ，３
ｂに登録され前記キー・フリツプフロツプ２１がリセッ
トされた条件のもとで、ミシンの運転開始に伴ないフイ
ード同期信号が発せられたとき、タイミングＴ１ でセ
ットされ、フイード用出力レジスター３５ｂの記憶情報
が模様制御装置３６に入力されるとリセットされるフイ
ード・フリツプフロツプ、２４は模様選択を指令した後
は、各装置は必ずバイト同期信号Ｂに伴なう動作から始
まるように規制すると共に、バイト・フリツプフロツプ
２２とフイード・フリツプフロツプ２３のセット・リセ
ット動作が交互に行なわれるように制御するコントロー
ル・フリツプフロツプ、２５はプログラム・カウンター
４のアップ・ダウン機能の反転指示をするデコーダー１
４からの信号を受け出力信号を次段のアンド・ゲート２
７を経てプログラム・カウンター４に転送するバイト用
のアップ・ダウン指示フリツプフロツプ、２６は同じく
プログラム・カウンター４にアップ・ダウン機能の反転
指示をするデコーダー１４からの信号を受け出力信号を
次段のアンド・ゲート２８を経て転送するフイード用の
アップ・ダウン指示フリツプフロツプである。 ２９は電源投入時に前記各フリツプフロツプ２０，２１
、２２，２３ ，２４ ，２５ ，２６をリセットする
初期リセット回路である。 なお、第８図に示す論理部１９の入力端子群と出力端子
群との間の論理回路の構成は、第９図のマトリックス図
が示す通りである。 該マトリツクス図は論埋積部と論埋和部とを備え、論埋
積部の横軸端には入力信号の符号を、論埋和部の縦軸端
及び横軸端には出力信号の符号を記入してある。 論埋和部の横軸端に記入した出力信号については、例え
ばＳ３を例に挙げて説明すると、その横軸上のドットに
対応する縦軸イ，ロ，ハ，ニ，ホ，へごとに、その縦軸
上のドットに対応する入力信号の論理積をとり、それら
の論理積信号の論埋和をとって と読む。 論埋和部の縦軸端に記入した出力信号については、例え
ばＳ１７を例に挙げて説明すると、その縦軸上のドット
に対応する入力信号の論埋積をとって Ｓ１７＝Ｕ６・Ｕｌｌ・Ｕ１４・Ｔ７ と読むものとする。 本発明の上記実施例において、静的記憶装置１に登録さ
れる情報は、一例として前記表７に示すように構成でき
るが、該情報の上位３ビットが示す命令語の内容につい
て以下に説明する。 （１） （０００ＤＤＤＤＤ） （ＤＤＤＤＤ）を出力レジスター３５ａ又は３５ｂに転
送しバイト・フリツプフロツプ２２又はフイード・フリ
ツプフロツプ２３をリセットする。 （２）イ．（ ０ １ ００ＡＡＡＡ） 下位５ビットの最上位が０の場合は、現番地十（０００
ＡＡＡＡ）番地に、すなわち現地より大きい番地に飛ぶ
。 ロ， （ ０ １ ０ １ Ａ’Ａ’Ａ’Ａ’）下位
５ビットの最上位が１の場合は、現番地十（ １ １
１ Ａ’Ａ’Ａ’Ａ’〕番地に飛ぶ。 ここにＡ′κＡ′Ａ′は当該情報（ ｏ １０ １ Ａ
’Ａ’Ａ’Ａ’）の番地から減算しようとする数値の補
数表示を示し、先述の加算器１３ではＢ入力端子より受
ける当該情報（ ０ １ ０ １ Ａ’Ａ’Ａ’Ａ’）
の下位５ビット〔ＩＡ′κＡ’Ａ’ ）を〔１１１Ａ′
Ａ′Ａ′Ａ′〕なる７ビット信号に変換し、これとＡ入
力端子より受ける当該情報の番地信号とを加算するもの
であるから、現番地より小さい番地に飛ぶことになる。 （３）イ． （ ０ １ １ ０ＡＡＡＡ）下位５ビッ
トの最上位が００場合は、プログラム・カウンター４の
アップ・ダウン機能を反転させ、現番地＋（０００ＡＡ
ＡＡ）番地に飛ぶ。 ロ， （ ０ １ １ １ Ａ’Ａ’Ａ’Ａ’）下位
５ビットの最上位が１の場合は、同じくプログラム・カ
ウンター４のアップ・ダウン機能を反転させ、現番地＋
〔１１１Ａ′ＡＩＡ′Ａ′〕番地に飛ぶ。 なお、Ａ′Ａ′Ａ′Ａ′は（２）ロの場合と同様の補数
表示である。 （４）イ，（ １ ０ １０ＡＡＡＡ） 先述のステータス・カウンター１５ａ， １５ｂの計数が０の場合は、現番地＋１番地に飛ぶ。 ステータス・カウンター１５ａ，１５ｂの計数が０でな
い場合は、現番地＋ （ ０００ＡＡＡＡ）番地に飛び、ステータス・カウン
ター１５ａ，１５ｂの計数を１だけ減算する。 ロ， （ １ ０ １ １ Ａ’Ａ’Ａ’Ａ’）ステ
ータス・カウンター１５ａ，１５ｂの計数が００場合は
、現番地＋１番地に飛ぶ。 ステータス・カウンター１５ａ，１５ｂの計数が０でな
い場合は、現番地＋ 〔１１１Ａ′Ａ′Ａ′Ａ′〕番地に飛び、ステータス・
カウンター１５ａ，１５ｂの計数を１だけ減算する。 （５） ［１１０ＢＢＢＢＢ〕 ステータス・カウンター１５ａ又は１５ｂに（ＢＢＢＢ
Ｂ）の値をセットする。 なお、情報の構成については、このほか例えば上記（１
）の（０００ＤＤＤＤＤ）に対し（０ＤＤＤＤＤＤＤ） （２）イの（０ １ ００ＡＡＡＡ）に対し（ＩＯＯＯ
ＡＡＡＡ） （２）ロの（ ０ １ ０ １ Ａ’Ａ’Ａ’Ａ’）に
対し（ １ ０ ０ １ Ａ’Ａ’Ａ’Ａ’）（３）イ
の（ ０ １ １ ０ＡＡＡＡ）に対し（ １ ０１
０ＡＡＡＡ） （３）ロの〔０１１ｌＡ′Ａ′Ａ′Ａ′〕に対し（ １
０ １ １ Ａ’Ａ’Ａ’Ａ’，１（４）イの（ＩＯ
ＩＯＡＡＡＡ）に対し （ １ １ ００ＡＡＡＡ） ロの〔１０１１Ａ′Ａ′Ａ′Ａ′〕に対し（５）の（Ｉ
ＩＯＢＢＢＢＢ）に対し （ １ １ １ＢＢＢＢＢ） を対応させて構成すると共に、出力レジスター３５ａ，
３５ｂを７ビットの情報を記憶しうるレジスターで構成
することによって、すなわち情報の最上位が

〔０〕か〔
１〕かによってその情報が出力用情報であるか順序命令
情報であるかを判別しうるように構成することによって
、出力用情報の下位７ビットまでを針の位置変位或いは
送り歯）の送り量に関する情報にあてるようにし、該出
力用情報の種類をより多く構成しうるようにしてもよい
ことは勿論である。 また、以上に示す実施例では、静的記憶装置１に登録さ
れる各模様縫製の先頭情報の番地を蓄えるアドレス記憶
装置９ａ，１９ｂを設け、模様選択ボタン装置８からの
模様選択指令を受けて上記アドレス記憶装置９ａ，９ｂ
のアドレス指定を行ない、指定された番地信号を静的記
憶装置１に入力することにより模様縫製の先頭情報を読
み出すようにしているが、本発明は］このような構成の
ものに限定されるものではなく、上述のアドレス記憶装
置９ａ，９ｂを省略する構成も可能である。 すなわち、−ｆｉｔを挙げれば、上記アドレス記憶装置
９ａ，９ｂを省略する代りに第１０図に示すように、匍
脚回路１２中のカウン・ター１７からの４ビット出力信
号であってバイト用人カバツファ・レジスター１０ａに
入力される信号に、下位３ビツ｝（０００）を追加して
Ｃ ＡＡＡＡＯ ０ ０ ）なる７ビット信号に変換し
、また上記カウンター１７０４ビット出力信号であ１っ
てフイード用入力バツファ・レジスター１０ｂに入力さ
れる信号に、下位３ビッ｝（０１０）を追加して（ＡＡ
ＡＡＯ１ ０ ）なる７ビット信号に変換する判別信号
発生器３８を付設し、このようにして作成される７ビッ
ト信号が各模様縫いのバイト及びフイードの始点に対応
するように静的記憶装置１に記憶される内容を順序づげ
ればよい。 表９は上記の如く拡張されたコード信号によって静的記
憶装置１のアドレス指定が行なわれる場合の、該静的記
憶装置１に記憶されるプログラム内容を示すものである
。 なお、表９においてアンダーラインを付した番地情報が
上述の拡張されたコード信号であって、記憶情報の右欄
に付記した矢符号はこれら情報の実行順序を示すもので
ある。 上記構成よりなる装置の作用を、ブラインド・ステッチ
及びチューリップ模様の縫製を例に挙げて以下に説明す
る。 （ブラインド・ステッチの場合） ブラインド・ステッチに供される情報を先の表７より抜
き出せば、表１０に示すようになる。 ブラインド・ステッチを指令する、模様選択ボタン装置
８の中の所定の選択ボタンを押すと、マルナプレクサー
１８には該ブラインド・ステッチに対応する４ビットの
アドレス指定信号 （００１１）がセットされ、Ｔ１〜Ｔ７の何周期目かの
Ｔ６のタイミングで（００１１）の値に累積されたカウ
ンター１７の出力が上記マルチプレクサー１８に入力さ
れる。 上記作用により、すなわちＴ６のタイミングでマルチプ
レクサー１８からは、マルチプレクサー１８のセット信
号 （００１１）とカウンター１７の出力信号（００１１）
が一致したことを確認する信号Ｕ０が出力される。 また上記選択ボタンが押されている間は、論理部１９に
信号Ｕ１が入力される。 カウンター１７より信号（００１１）が出力されている
ことを示す上記信号Ｕ０、選択ボタンが押されているこ
とを示す信号Ｕ１が発せられており、キー・フリツプフ
ロツプ２１、バイト・フリツプフロツプ２２、フイード
・フリツプフロツプ２３及びセレクト・フリツプフロツ
プ２０がリセットされている条件のもとに、次のタイミ
ングＴ７でキー・フリツプフロツプ２１がセットされ、
続くＴ２のタイミングでセレクト・フリツプフロツプ２
０がセットされる。 前記カウンター１１から出力されたアドレス指定信号（
００１１）によってアドレス記憶装置９ａ，９ｂよりそ
れぞれ読み出された番地情報（０００１０１０）、 （１０１１１００）を入力レジスター３ａ ， ３ｂに
転送しうるように、入カバツファ・レジスター１ ０ａ
， １ ｏｂに導通指令を与える制御信号Ｓ１が出力
される。 続くタイミングＴ３で模様情報の先頭番地（０００１０
１０）、（１０１１１００）がそれぞれ論理部１９より
与えられる制御信号Ｓ３，Ｓ５を受けて入力レジスター
３ａ及び３ｂに入力される。 次のタイミングＴ４で、コントロール・フリツプフロッ
プ２４は論理部１９より与えられるリセット信号Ｖ１１
を受けてリセットされ、ミシンの運転開始後、制御回路
１２には必ずバイト同期信号Ｂから入力されるように設
定される。 なお上記タイミングＴ４では、プログラム・カウンター
４にアップ・ダウン指示信号を与えるフリツプフロツプ
２５及び２６も上記信号Ｖ１１を受けてリセットされ、
アンドゲート２１及び２８のそれぞれの入力端子（２）
，（２）には信号〔１〕が入力される。 続くＴ５のタイミングでキー・フリツプフロツプ２１は
リセットされ、バイト同期信号Ｂ待ちの状態になる。 選択ボタンを離すと、セレクト・フリツプフロツプ２０
が或る周期のタイミングＴ１ でリセットされ、新たな
模様縫製指令があるまで模様選択信号待ちの状態になる
。 バイト動作（１） 上述の動作順序を経てキー・フリツプフロツプ２１、コ
ントロール・フリツプフロツプ２４がリセットされた後
ミシンの運転を開始すると、最初バイト同期信号Ｂが発
せられている間のタイミングＴ１ でバイト・フリツプ
フロツプ２２がセットされ、バイト用入力レジスター３
ａはタイミングＴ１，Ｔ２，Ｔ３で制御回路１２より与
えられる制御信号Ｓ４を受け、該入力レジスター３ａに
収納された記憶データ（ ０００１０１０〕が転出可能
状態になる。 また上記タイミングＴ２ではコントロール・フリツプフ
ロツプ２４がセットされ、次のフイード同期信号Ｆを受
け入れる準備がなされる。 一方プログラム・カウンター４ではタイミングＴ２で制
御回路１２より与えられる制御信号Ｓ８を受け、上記デ
ータ（０００１０１０）が読み込まれ、該データはアド
レス・レジスター５に転送される。 その結果、アドレス・レジスター５に収納されたデータ
（０００１０１０）は、次のタイミングＴ３で制御回路
１２より与えられる制御信号Ｓ１３により静的記憶装置
１に転送され、これによって該静的記憶装置に登録され
ている情報のうちの（００００１ １１ １）がアドレ
ス指定され、静的記憶装置１の出力端子には（００００
１１１１）が読み出される。 次のタイミングＴ４では制御回路１２より与えられるク
ロツクパルスＳ９を受け、プログラム・カウンター４の
記憶内容 （０００ １０１ ０１）が１だけ加算され［０００１
０１１）となる。 なお、先にコントロール・フリツプフロツプ２４が信号
ｖ１１を受けてリセットされるとき、同時にアップ・ダ
ウン指示フリツプフロツプ２５．２６もリセットされア
ンド・ゲート２７の■入力端子には信号（１）が印加さ
れているから、バイト・フリツプフロツプ２２が七ツｌ
・されている間はアンド・ゲート２７０入力端子■にも
信号〔１〕が印加され、従ってアンド・ゲート２７から
はプログラム・カウンター４にアップ指示を与える制御
信号Ｓ１ｏが出力される。 先のタイミングＴ３で静的記憶装置１の出力端子に読み
出された（００００１１１１）の上位３ビット〔０００
〕はデコーダ−１４によって解読され、上記データ（０
０００１１１１）が一時記憶装置３４より出力されるべ
き情報であることを知らせる信号Ｕ８がデコーダ−１４
より制御回路１２の論理部１９に入力される。 該信号Ｕ８を受けた制御回路１２からバイト用出力レジ
スター３５ａには次のタイミングＴ，で制御信号Ｓ１８
が与えられ、静的記憶装置１かもの出力データ（０００
０１１１１）の下位５ビット 〔０１１１１〕が読み込まれ、同時に模様制御装置３６
に入力される。 先に１だけ加算されて（０００１０１１）となったプロ
グラム・カウンター４の記憶内容は、バイト・フリツプ
フロツプ：２２がセットされているあいだ信号の転送を
可能とする状態に保っているバイト用バツファ・レジス
ター６ａを経て、次のタイミングＴ６に制御回路１２よ
り与えられる制御信号Ｓ３を受けるバイト用入力レジス
ター３ａに転送される。 続くタイミングＴ７でバイト・フリツプフロツプ２２が
リセットされる。 フイード■ バイト同期信号Ｂに引き続きフイード同期信号Ｆが発せ
られると、タイミングＴ１ でフイード・フリツプフロ
ツプ２３がセットされ、以後フイード用のシーケンスが
実行される。 先にフイード用人力レジスター３ｂに記憶されたデータ （１０１１１００）は、該入力レジスター３ｂに制御回
路１２よりタイミングＴ１，Ｔ２，Ｔ３で与えられる制
御信号Ｓ６により転出可能状態にされる。 また上記タイミングＴ２ではコン［・ロール・フリツプ
フロツプ２４がセットされ、次のバイト同期信号Ｂを受
け入れる準備がなされる。 一方、プログラム・カウンター４では同じくタイミング
′Ｔ２で制御回路１２より与えられる制御信号Ｓ８によ
り上記入力データ（１０１１１００）が読み込まれ、該
データはアドレス・レジスター５に転送される。 その結果、アドレス・レジスター５に収納されたデータ
（１０１１１００）は、次のタイミングＴ３で制御回路
１２より与えられる制御信号Ｓ１３により静的記憶装置
１に転送され、これによって静的記憶装置１に登録され
ている情報のうちの（０００１１０００）がアドレス指
定され、静的記憶装置１の出力端子には（１０１１１０
０）番地の内容（０００１１０００）が読み出される。 次のタイミングＴ４では制御回路１２より与えられるク
ロツクパルスＳ９を受け、プログラム・カウンター４の
記憶内容〔ｌＯ１１１００）は１だけ加算され（１０１
１１０１）となる。 なお、バイト■の実行の場合と略同様に、フィード用の
アップ・ダウン指示フリツプフロツプ２６及びフイード
・フリツプフロツプ２３のセット状態のもとで、アンド
・ゲート２８の■、■入力端子は共に信号〔１〕が印加
されているから、アンド・ゲート２８からは制御信号Ｓ
１０が出力され、先のバイト■の実行の場合に引き続い
てプログラム・カウンター４にはアップ指示が与えられ
る。 先のタイミングＴ３で静的記憶装置１の出力端子に読み
出されたデータ（０００１ １０００）の上位３ビット

〔０００〕はデコーダー１４により解読され、上記デー
タ［０００１ １０００）が一時記憶装置３４より出力
されるべき情報であることを知らせる信号Ｕ８がデコー
ダ−１４より制御回路１２の論理部１９に入力される。 該信号Ｕ８を受けた制御回路１２からフイード用出力レ
ジスター３５ｂには次のタイミングＴ５で制御信号Ｓ１
９が与えられ、静的記憶装置１からの出力データ （０００１ １０００）の下位５ビット（１１０００）
が読み込まれ、同時に模様制御装置３６に入力される。 先に１だけ加算されて（１０１１０１）となったプログ
ラム・カウンター４の記憶内容は、フイード・フリツプ
フロツプ２３がセットされているあいだ信号の転送を可
能とする状態に保っているフイード用バツファ・レジス
ター６ｂを経て、次のタイミングＴ６に制御回路１２よ
り与えられる制御信号Ｓ５を受けフイード用入力レジス
ター３ｂに転送される。 続くタイミングＴ７でフィード・フリツプフロツプ２３
がリセットされる。 バイト■ 次にバイト同期信号Ｂに入るとタイミングＴ１〜Ｔ４ま
では上記説明と全く同様の動作が行なわれ、バイト用入
力レジスター３ａに記憶されているアドレス指定信号（
０００１０１１）に基すき、静的記憶装置１に登録され
ている情報のうちの ５（１１０００１１１）が読み出
され、プログラム・カウンター４ではその記憶内容〔０
００１０１１〕は１だけ加算されて（０００１１００）
となる。 またタイミングＴ３で静的記憶装置１の出力端子に読み
出されたデータ（１１０００１１１）の上位３ビット（
１１０）はデコーダー１４により解読され、デコーダ−
１４から制御回路１２へは上記情報（１ １０００１１
１ ）の下位５ビット（００１１１）をバイト用ステ
ータス・カウンター１５ａにセットする命令信号Ｕ１２
が与えられる。 従ってタイミングＴ５で制御信号Ｓ１４を受けたバイト
用ステータス・カウンター１５ａには、静的記憶装置１
の出力端子に読み出された上記情報（１１０００１１１
）の下位５ビット（００１１１〕が読み込まれる。 先に１だけ加算され（０００１１００）となったプログ
ラム・カウンター４の記憶内容はバイト用バッファ・レ
ジスター６ａを経て、次のタイミングＴ７に制御回路１
２より与えられる制御信号Ｓ３を受けるバイト用入力レ
ジスター３ａにレジストされる。 上記のタイミングＴ７までの実行が終了しても、バイト
・フリツプフロツプ２２は静的記憶装置１から読み出さ
れた情報が出力用情報、すなわち上位３ビットが〔００
０〕で表示される情報であることを知らせるデコーダ−
１４からの信号Ｕ８を受けない限りリセットされないの
で、この場合バイト・フリツプフロツプ２２は依然とし
てセット状態にある。 従って次のフイード同期信号Ｆを待つことなく、引き続
き次の周期Ｔ１〜Ｔ７で（０００１１００）番地のシー
ケンスが先のバイト■の場合と同様の動作で実行される
。 すなわち、バイト用入力レジスター３ａに収納されたデ
ータ〔０００１１００〕に基ずき、静的記憶装置１に登
録されている情報のうちの（０００１１１１１）が読み
出され、バイト用出力レジスター３５ａからは該情報の
Ｆ位５ビット（１１１１１）が出力されると共に、プロ
グラム・カウンター４の記憶内容 （０００１１００）は１だけ加算されて （０００１１０１）となり、バイト用バッファ・レジス
ター６ａを経てバイト用入力レジスター３ａに収納され
、タイミングＴ７でバイト・フリツプフロツプ２２がリ
セットされる。 フイード■ 次にフィード同期信号Ｆが入るとタイミングＴ１ でフ
イード・フリツプフロツブ２３がセットされ、以後フイ
ードのシーケンスが実行される。 タイミングＴ１，Ｔ２，Ｔ３で与えられる制御信号Ｓ６
により、フイード用入力レジスター３ｂでは先に収納さ
れているデータ〔１０１１１０１〕が転出可能な状態に
される。 また上記タイミングＴ２ではコントロール・フリツプフ
ロップ２４がセットされ、次のバイ１・同期信号Ｂを受
け入れる準備がなされる。 上記ケイード用入力レジスター３ｂより転送されるデー
タ（１０１１１０１）は、同じくタイミングＴ２で与え
られる制御信号Ｓ８によりプログラム・カウンター４に
読み込まれ、次のアドレス・レジスター５に転送される
。 その結果、アドレス・レジスター５に収納されたデータ
（１０１ １１０１ ）は、次のタイミングＴ３で与え
られる制御信号Ｓ１３により静的記憶装置１に転送され
、これによって静的記憶装置１に登録されている情報の
うちの（０１０１１１１１）がアドレス指定され、静的
記憶装置１の出力端子には（１０１１１０１）番地の内
容（０１０１１１１１）が読み出される。 次のタイミングＴ４では、クロックパルスＳ９によりプ
ログラム・カウンター４の記憶内容（１０１１１０１）
は１だけ加算されて（１０１１１１０）となる。 Ｔ１〜Ｔ４までの以Ｌのシーケンス動作は、これまでの
バイト或いはフイードの動作と同様であるが、今度の場
合、静的記憶装置１より読み出されたデータ （０１０１１１１１）の上位３ビットは（０１０）であ
るから、デコーダ−１４からは（０１０）に対応する命
令信号Ｕ９が制御回路１２に向け出力される。 一方、加算器１３ではアドレス・レジスター５より読み
出された前記アドレス指定信号（１０１１１０１）がＡ
入力側に入力されると共に、静的記憶装置１より読み出
されたデータ〔０１０１１１１１〕の下位５ビット（１
１１１１’）の７ビット変換信号（１１１１１１１）が
Ｂ入力側に入力されて、 なる加算が行なわれ、加算値の下位７ビット（ １０１
１１００）が出力される。 データ（０１０）を受けたデコーダ−１４からの命令信
号Ｕ９を受け、制御回路１２からはタイミングＴ５でジ
ャンプ・レジスター１６に制御信号Ｓ１１が与えられ、
ジャンプ・レジスター１６には加算器１３の出力信号〔
１０１１１００〕が入力される。 ジャンプ・レジスター１６にはタイミングＴ５，Ｔ６，
Ｔ７で制御信号Ｓ１２が与えられ、該レジスター１６の
収納内容（１０１１１００）は出力可能の状態にされる
。 このときタイミングＴ６では制御信号Ｓ８がプログラム
・カウンター４に与えられ、該カウンター４にジャンプ
・レジスター１６の出力信号（１０１１１００）が入力
されて、その収納内容は〔１０１１１１０〕から（１０
１１１００）に修正される。 次のタイミングＴ７では、制御信号Ｓ５を受けプログラ
ム・カウンター４の収納内容（１０１１１００）がフイ
ード用入力レジスター３ｂに収納される。 この場合も先のバイト■の実行の場合と同様、静的記憶
装置１から読み出された情報が出力用情報でないから、
フイード・ノリツプフロツプ２３は依然としてセット状
態にあり、次のバイト同期信号を待つことなく、引きつ
づき次の周期Ｔ１〜Ｔ７で（１０１１１００）番地のシ
ーケンスが実行される。 すなわち、次の周期のタイミングＴ２で制御信号Ｓ８を
受けプログラム・カウンター４にはデータ〔ｉｏｘｉｉ
ｏｏ）が入力され、続くタイミングＴ３で制御信号Ｓｔ
Ｓを受けアドレス・レジスター５にデータ（１０１１１
００）が収納され同時に静的記憶装置１に登録されてい
る （１０１１１００）番地の内容（０００１１０００）が
読み出される。 次のタイミングＴ４では、クロツクパルスＳ９を受けプ
ログラム・カウンター４．の記憶内容（１０１．１１０
０）は１だげ加算されて［１０１１１０１）となる。 以下の動作は先のフイード■の実行の場合と同様で、制
御信号Ｓ１９を受け出力レジスター３５ｂよりデータ ［０００１１０００）の下位５ビット（１１０００〕が
出力され、またタイミングＴ６で制御信号Ｓ５を受げプ
ログラム・カウンター４の内容 ［１０１１１０１）はフイード用入力レジスター３ｂに
入力される。 タイミングＴ７でフイード・フリツプフロツプ２３はリ
セットされ、フイード用バツファ・レジスター６ｂはハ
イ・インピーダンスとなって信号の転送を阻止する状態
が保たれる。 バイト■ 次にバイト同期信号Ｂが入ると、タイミングＴ１〜Ｔ４
まではこれまでの説明と全く同様の動作が行なわれ、バ
イト用入力レジスター３ａに収納されたデータ（０００
１１０１）に基づき、静的記憶装置１に登録されている
情報のうちの〔１０１１１１ｌｌ〕が読み出され、プロ
グラム・カウンター４の内容（０００１１０１）は１だ
げ加算されて〔０００ｌ１ｌ０〕となる。 またタイミングＴ３で静的記憶装置１より読み出された
データ〔１０１１１１１１）の上位３ビット（ １ ０
１ ）はデコーダ−１４により解読されて、デコーダ
ー１４より制御回路１２へ（１０１）に対応する命令信
号Ｕ１１が与えられる。 一方、加算器１３ではアドレス・レジスター５より読み
出されたデータ〔０００１１０１〕がＡ入力側に入力さ
れると共に、静的記憶装置１より読み出されたデータ（
１０１１１１１１）の下位５ビットを７ビット変換した
値（１１１１１１１）がＢ入力側に入力されて、 なる加算が行なわれ、加算値の下位７ビット（０００１
１００ ）が出力される。 デコーダー１４より（１０１）に対応する命令信号Ｕ１
１を受けた制御回路１２によってバイト用ステータス・
カウンター１５ａの内容が確かめられるが、該ステータ
ス・カウンター１５ａには先の動作で（ＯＯ１１１）が
収納されているので、この内容が０でない限り次のタイ
ミングＴ５で制御信号Ｓｌｌを受けてジャンプ・レジス
ター１６には上記加算器１３の出力信号（０００１ １
００）が収納され、Ｔ，，Ｔ６，Ｔ７のタイミングで与
えられる，制御信号Ｓ１２によりジャンプ・レジスター
１６の収納内容〔０００１ｌ００〕が出力可能状態とさ
れ、タイミングＴ６で制御信号Ｓ８を受けプログラム・
カウンター４にジャンプ・レジスター１６の出力データ
（０００１１００）が入力されて先の，収納内容〔００
０ｌｌｌＯ〕は（０００１１００．：］に修正される。 次のタイミングＴ７ではバイト用ステータス・カウンタ
ー１５ａにクロツクパルスＳ１５が与えられ、該ステー
タス・カウンター１５ａではその収納内容〔００ｌ１ｌ
〕が１だけ減算されて〔００１１０〕となる。 同じタイミングＴ７で制御信号Ｓ３を受けて、バイト用
入力レジスター３ａではプログラム・カウンター４の内
容（０００１ １００）が収納される。 上記実行では静的記憶装置１から読み出された情報は出
力用情報すなわち上位３ビットが（０００）の情報でな
いから、バイト・フリツプフロツブ２２は依然としてセ
ット状態に保たれ、続くタイミングＴ１〜Ｔ７において
もバイトのシーケンスが実行される。 このサイクルでは（０００１ １００）番地の内容（０
００１１１１１）の下位５ビツト（１１１１１）がバイ
ト用出力レジスター３５ｂより出力され、プログラム・
カウンター４の内容（０００１１００）は１だけ加算さ
れバイト用入力レジスター３ａにはデータ（０００１１
０１］が収納されてバイト・フリツプフロツプ２２がリ
セットされる。 以後のフイード動作は、バイト・フリツプフロツプ２２
がリセツトされるごとに次のフイード同期信号Ｆを受け
て先述のフイード■を繰り返す。 一方、バイト動作についても、バイト・フリツプフロツ
プ２２がリセットされるごとに次のバイト同期信号Ｂを
受けて上記バイト■の動作を繰り返す。 バイト■の実行以後は、フイード■の動作とバイト■の
動作とが交互に行なわれバイト■、フイード■まで進行
する。 バイトゆ 次にバイト同期信号Ｂが入ると、１つ前のバイト■の実
行でバイト用入力レジスター３ａに収納された（０００
１１０１）番地が実行されるが、バイト用ステータス・
カウンター１５ａの内容はバイトの１回の実行のたびに
１づつ減算されるからバイト■まで実行された時点では
その内容はＯとなっているために、バイト（１０）の実
行中のタイミングＴ５，Ｔ６では何も実行されず、１だ
け加算されたプログラム・カウンター４の内容 （０００１１１０）がタイミングＴ７で与えられる制御
信号Ｓ３によりバイト用入力レジスター３ａに転送され
る。 このときバイト・フリツプフロツプ２２は依然としてセ
ット状態だから、続くタイミングＴ１〜Ｔ７で〔０００
１１ｌ０〕番地が実行される。 上記〔０００１１１０〕番地の内容（０１０１１１００
）の上位３ビットは［０１０）であるので、先のフイー
ド■における動作と同様にアドレス・レジスター５の出
力データ ［：ＯＯＯ１１１０）と、静的記憶装置１の出力データ
〔０１０１１１００）の下位５ビット（１１１００）を
変換して（１１１１１００）とした値とを なる加算演算をした加算器１３の出力信号（０００１０
１０）がジャンプ・レジスター１６よりプログラム・カ
ウンター４を経てバイト用入力レジスター３ａに収納さ
れ、次のサイクルＴ１〜Ｔ７で（０００１ ０１０）番
地が実行される。 上記〔０００１０１０〕番地の内容は （００００１１１１）であって、先述のバイト■の実行
と同じであり、従ってバイト用出力レジスター３５ａか
らは（０１１１１）が出力され、バイト用入力レジスタ
ー３ａには（０００１０１１）が転送されて、バイト・
フリツプフロツプ２２がリセットされる。 以上の動作を表に示すと表１１のようになる。 （チューリップ模様縫製の場合） チューリップ模様縫製に供される情報を先の表７より抜
き出せば、表１２に示すようになる。 チューリップ模様の縫製を指令する選択ボタンを押すと
、カウンター１７の出力信号（１１００〕によってアド
レス記憶装置９ａ，９ｂよりそれぞれ（１０００１１１
）、（１１０１０１１）が読み出され、バイト用入力レ
ジスター３ａには［１０００１１１〕、フイード用入力
レジスター３ｂには（ １ １ ０ １ ０ ］． １
〕がそれぞれ収納され、ミシンの運転開始を待つ状態
になるが、その動作順序は先述のブラ，インド・ステッ
チの場合と全く同様であるので、ここでは上記実行につ
いての説明は省略する。 バ２イ ト■ さて、ミシンの運転が開始されると、最初のバイト同期
信号Ｂが発せられている間のタイミングＴ１でバイト・
フリツブフロツプ２２０セットによりバイト同期信号Ｂ
の入力が確認され、以下バイト用入力レジスター３ａに
収納された ＣＩＯＯＯＩＩＩ）番地が、先述のブラインド・ステッ
チの場合と同様の動作で実行され、該Ｃ１０００１１１
）番地の内容〔００００１１１１〕の下位５ビツト 〔
Ｏ １ １ １ １ ）がバイト用出力レジスター３
５ａより模様制御装置３６に出力されると共に、バイト
用入力レジスター３ａには次番地（１００１０００）が
収納され、バイト・フリツプフロツプ２２がリセットさ
れる。 フイード■ バイト同期信号Ｂに引き続きフイード同期信号Ｆが発せ
られると、バイト■の場合と同様にタイミングＴ１でフ
イード・フリツプフロツプ２３がセットされ、以後は先
にフイード用入力レジスター３ｂに収納された（１１０
１０１１）番地に関するフイードのシーケンスが実行さ
れ、該［１１０１０１１）番地の内容〔ＯＯＯ１１００
０〕の下位５ビツト（１１０００）がフイード用出力レ
ジスター３５ｂより模様制御装置３６に出力されると共
に、フイード用入力レジスター３ｂには次番地〔１１０
１１００〕が収納されフイード・フリツプフロツプ２３
がリセットされる。 以−Ｆバイト同期信号Ｂ及びフイード同期信号Ｆの入力
に応じ、上述と同様の動作により順次番地が実行され、
バイト■、フイード■，・・・・・・・・・・・・、バ
イト［相］までが実行される。 フイード（１６） 次にフイード同期信号Ｆが入ると、タイミングＴ１〜Ｔ
４でこれまで述べた同様の動作が実行され、先のフイー
ド［１５］でフイード用入力レジスター３ｂに収納され
ている〔１ １ １ １０１ ０）番地がアクセスされ
て、静的記憶装置１に登録されている情報のうちの〔０
１１１１１１１〕の内容が読み出され、クロツクパルス
Ｓ９を受げたプログラム・カウンター４の内容は１だけ
加算されて （１１１１０１１）となる。 さて、静的記憶装置１より読み出されたデータ［ ０
１ １，１ １ １ １ １ ）の上位３ビットは（０
１１）であるので、該信号〔０１１〕を解読したデコー
ダ−１４より制御回路１２に（０１１）に対応する命令
信号Ｕ１０が入力される。 一方、アドレス・レジスター５より出力される番地信号
（１１１１０１０）と、その内容（０１１１１１１１）
の下位５ビット ［１１１１１）を［１１１１１１１）に変換した信号と
が入力される加算器１３では なる計算が行なわれ、加算値の下位７ビット（１１１１
００１）が出力される。 データ（０１１）を受けたデコーダ−１４からの命令信
号Ｕ１０により、制御回路１２からジャンプ・レジスタ
ー１６へはタイミングＴ５で制御信号Ｓｌｌが出力され
、該ジャンプ・レジスター１６には加算器１３の出力デ
ータ（１１１１００１）が読み込まれる。 また同じタイミングＴ５でクロックパルスＶ８を受けて
フイード用のアップ・ダウン指示フリツプフロツプ２６
がセットされるので、アンド・ゲート２８からは制御信
号Ｓ１０が出力されず、プログラム・カウンター４には
ダウン指示が与えられる。 続くタイミングＴ６で制御信号Ｓ８を受けたプログラム
・カウンター４では、先の収納内容（ １ １ １ １
０ ］． １ 〕にかわってジャンプ・レジスター１
６の内容（１１１１００１）が収納される。 従って次のＴ１〜Ｔ７のタイミングで 〔１１１１００１）番地が実行されるが、該番地［１１
１１００１〕の内容［０００１０１ １０）の上位３ビ
ットは

〔０００〕だから、その下位５ビツ｝（１０１１
０）がフイード用出力レジスター３５ｂより模様制御装
置３６に送られる。 この場合、プログラム・カウンター４はダウン・カウン
ターとなっているから、タイミングＴ４でクロツクパル
スＳ９を受けたプログラム・カウンター４ではその記憶
内容（ １１１１ ０ ０ １ ）が１だけ減算されて
［１１１１０００）となり、タイミングＴ６で制御信号
Ｓ５を受けたフイード用入力レジスター３ｂに転送され
る。 以後フイード同期信号を受けるたびに上記内記内容より
１づつ減算した番地のフイード・シーケンスが実行され
、フイード（１５）フィード（１４）・・・・・・・・
・・・・と逆の順序でフイ・−ド■まで実行される。 バイト（１７） 上記フイード（１６）が終了し次いでバイト同期信号Ｂ
が入ると、バイト［１６］でバイト用入力レジスター３
ａに収納されている〔１０１０１１１）番地が実行され
るが、該番地の内容［Ｉ０１１１１１１０）でその上位
３ビットが〔０１１〕であるから、先のフイード［１５
］の実行の場合と同様に、加算器１３では なる計算が行なわれ、該加算器１３の出力信号（１０１
０１０１）はジャンプ・レジスター１６、プログラム・
カウンター４を経てバイト用入力レジスター３ａに収納
され、またプログラム・カウンター４はその機能がアッ
プ・カウンターからダウン・カウンターに反転させられ
る。 従って次のタイミングＴ１〜Ｔ７では〔１０１０１０１
〕番地が実行され、バイト用入力レジスター３ａには現
番地（１０１０１１０）より１だけ減算された（１０１
０１００）が収納されてバイト（１７）の実行が終了す
る。 以後は制御回路１２がバイト同期信号Ｂを受けるたびに
１づつ減算された番地のバイト・シーケンスが実行され
、バイト［１５］、バイト（１４）・・・・・・・・・
・・・、バイト■まで逆の順序で実行される。 バイト■の実行に引き続いて［１０００１１．０］番地
が実行されるが、その内容［０１１００１０）の上位３
ビットは（０１１）だから、該番地の実行にあたりプロ
グラム・カウンター４のアップ・ダウン機能は反転して
アップ・カウンターとなる。 また同様にフイード■の実行の次には 〔１１０１０１０〕番地が実行され、その内容〔０１１
００００１〕の上位３ビットも〔０１１〕であるから、
プログラム・カウンター４のアツプ・ダウン機能は反転
してアップ・カウンターとなる。 従って、このままミシンを動作し続ければ、上述の対称
模様の縫製は何度でも繰り返されることになる。 以上の動作を表に示すと表１３のようになる。 以上、ブラインド・ステッチとチューリップ模様縫製の
場合を例に挙げてその動作を説明したが、上記２つの例
で本装置の基本的な機能のすべては説明されているから
、他の模様縫製に対する動作説明は省略する。 なお、上記作用の説明では模様選択指令を発したのちに
ミシンを駆動させることを前提にして説明されているが
、ミシンの駆動中に模様の切換が行なわれた場合につい
て以下に説明する。 選択ボタンの１つが押されると、タイミングＴ７で新た
な模様選択指令が確認されてタイミングＴ５までの動作
が行なわれる。 上記Ｔ７〜Ｔ５までの動作が完了した時点ではすでにバ
イト同期信号Ｂ侍ちの状態にあって、次いで新たな模様
縫製に移ることができる。 従って高速度で縫製中であっても選択ボタンを押す動作
により簡単に縫模様の切り換えを行なうことができる。 また電源投入時には、初期リセット回路２９より信号Ｕ
１９が出力され、該出力信号Ｕ１９を受けセレクト・フ
リツプフロツプ２０、キー・フリツプフロソプ２１、バ
イト・フリソプフロップ２２、フイード・フリツブフロ
ツプ２３がリセットされる。 また、上記出力信号Ｕ１９を受け論理部１９からは信号
Ｖ １ １が出力され、コントロール・フリップフロツ
プ２４、バイト用及びフイード用のアップ・ダウン指示
フリツプフロツプ２５．２６が各々リセットされる。 さらに上記出力信号Ｕ１１はオフディレイ・タイマー３
７を経てマルチプレクサー１８の直線縫い動作選択ライ
ンに伝達されるから、直線い選択ボタンを押したと同等
の入力がマルチプレクサー１８に与えられる。 すなわち、制御回路１２中の７つのフリップフロップは
電源投入と同時にリセットされ、その後、直線縫いの動
作が自動的に選択される。 この動作によって、選択ボタンを押すまでにミシンを作
動させても不特定の縫製模様を索引したりする誤動作が
避けられ、使用頻度の高い直線縫いは電源投入により自
動的にプリセットされ、操作者がいちいち選択ボタンを
押す百倒ｉが省かれる。 本発明によれば、第１図に示すチューリップ模様の如く
左右対称の模様縫製に対して、模様の対称軸線の位置以
後は、それまでに要した情報を逆の順序で読み出すよう
にしうるから、同一模様に対し先述の従来の電子ミシン
の方式に比べ略半分の記憶容量しか必要どせず、また第
２図に示す貝から模様の如く同一の送り量のフィード運
動が繰り返し実行される場合には、１つのフィード情報
を繰り返し読み出すプログラムを組めばよいから、情報
量は極めて小量になり、これまでの模様信号発生装置に
比べ静的記憶装置の記憶容量をはるかに小容量のものと
することができる。 因に本発明の装置に収納する表７に示す模様プログラム
と同一種類の模様プログラムを先述の従来の電子ミシン
の方式で構成したものを表１４に示したが、この場合、
必要な記憶容量は、 ５となり、２５６ワード×１０ビットのＲＯＭを必要と
するのに対し、表７から明らかなように、本発明の装置
の場合は となって、１２８ワード×８ビット のＲＯＭて−七分
収納可能であり、記憶装置の規模が大巾に低減化される
ことになる。

【図面の簡単な説明】

第１図はチューリップ模様の縫製順序を示す説明図、第
２図は貝から模様の縫製順序を示す説明図、第３図はス
モンキングステッチの縫製順序を示す説明図、第４図は
フェザーステッチの縫製順．序を示す説明図、第５図は
メンデイングステッチの縫製順序を示す説明図、第６図
はストレッチステッチの縫製順序を示す説明図、第７図
は本発明の実施例を示すブロック図、第８図は第７図に
おける制御回路の詳細図、第９図は第８図における，論
理部の回路構成を示すマトリックス図、第１０図は本発
明の別の実施例の一部を示すブロック図である。 １・・・・・・静的記憶装置、２・・・・・・アドレス
装置、３ａ ， ３ｂ・・・・・・入力レジスター、４
・・・・・・プログラム・カウンター、５・・・・・・
アドレス・レジスター、６ａ，６ｂ・・・・・・バツフ
ァ・レジスター、７・・・・・・模様選択装置、８・・
・・・・模様選択ボタン装置、９ａ，９ｂ・・・・・・
アドレス記憶装置、１０ａ，１０ｂ・・・・・・入力バ
ツファ・レジスター、１１・・・・・・コントロール裟
置、１２・・・・・・制御回路、１３・・・・・・加算
器、１４・・・・・・デコーダー、１ ５ ａ ， １
５ ｂ・・・・・・ステータス・カウンター、１６・
・・・・・ジャンプ・レジスター、１７・・・・・・カ
ウンター、１８・・・・・・マルチプレクサー、１９・
・・・・・論理部、２０・・・・・・セレクト・フリツ
プフロツプ、２１・・・・・・キー・フリツプフロツプ
、２２・・・・・・バイｌ・・フリツゾフロツプ、２３
・・・・・・フイード・フリツプフロツプ、２４・・・
・・・コントロール・フリツプフロツブ、２５，２６・
・・・・・アップ・ダウン指示フリツプフロツブ、２７
，２８・・・・・・アンド・ゲート、２９・・・・・・
初期リセット回路、３０・・・・・・基準信号発生装置
、３１・・・・・・発振器、３２・・・・・・カウンタ
ー、３３・・・・・・タイミングパルス発生装置、３４
・・・・・・一時記憶装置、３５ａ，３５ｂ・・・・・
・出力レジスター、３６・・・・・・模様制御装置、３
７・・・・・・オフ・デイレイ・タイマー、３８・・・
・・・判別信号発生器、３９・・・・・・デコーダー。

Claims (1)

【特許請求の範囲】
1. １ 針のバイト運動及び送り歯のフイード運動に関する
   情報を静的記憶装置に蓄え、ミシン主軸の回転に同期し
   て前記情報を読み出し、該情報を前記バイト及びフイー
   ドの量と方向を制御する駆動装置に与えて模様縫いを行
   なうようにした電子ミシンにおいて、模様縫いプログラ
   ムとしてバイト或いはフイードの送り量に関する出力用
   情報及び該出力用情報の読み出し順序に関する順序命令
   用信号と該順序命令信号に伴う補助信号とから成る順序
   命令情報とを、バイト連動に関するものとフイード運動
   に関するものとに分離して記憶させる静的記憶装置と、
   ミシン操作者の選択操作により前記静的記憶装置に収納
   されている情報の中から所定の模様縫いのプログラムの
   先頭の情報をアクセスする番地信号を出力する模様選択
   装置と、前記静的記憶装置より読み出された出力用情報
   を、次の出力用情報を受けるまで一時記憶して針のバイ
   ト運動及び送り歯のフイード運動を直接制御する模様制
   御装置に転送する一時記憶装置と、前記静的記憶装置よ
   り読み出された出力信号が順序命令用情報の場合、該出
   力信号と該出力信号をアドレス指定する番地信号とを受
   け、該両信号を順序命令信号に応じて次に静的記憶装置
   に与えるべき番地信号を演算し、該番地信号をアドレス
   装置に入力設定する機能及び各装置の動作タイミングを
   制御する制御信号を出力する機能とを備えるコントロー
   ル装置と、コントロール装置より直接受け或いはコント
   ロール装置より制御信号を受けて現在の番地信号を所定
   の演算処理をして順次自ら準備する次のアドレス指定に
   供される番地信号を、次のバイト動作或いはフイード動
   作の実行まで一時蓄える機能を備えたアドレス装置と、
   前記コントロール装置より各装置に与えられる制御信号
   の基準となるステータス信号をコントロール装置に与え
   る基準信号発生装置と、ミシン主軸に同期しバイト運動
   及びフイード運動のタイミング信号を出力し、前記コン
   トロール装置を介し前記アドレス装置より出力すべき情
   報及び一時記憶装置より出力すべき情報をフイードに関
   するものとバイトに関するものとに交互に規制するタイ
   ミングパルス発生装置とを備えた電子ミシンの模様信号
   発生装置。