JPS5818110B2 - ミシンのバツク縫い装置 - Google Patents

Description

【発明の詳細な説明】 本発明の目的はジグザグミシン、特に電気的に縫い目模
様を制御するミシンにおいて、通常の正送りの模様縫い
と布を逆送りする模様縫いとを可能にし或は模様の終端
で行う止め縫いについて該終端に至るまでの縫し泪を確
実に逆にたどってなす止め縫いを可能にしたミシンを提
供することにある。

従来のミシンにおいては、布を逆送りする縫い目は直線
縫いとか単純なジグザグ模様に限られており、更に止め
縫いは一般に第１図または第２図に示す如く通常の模様
縫いの模様に関係なくそのミシン特有の軌跡で止め縫い
を行うので模様縫いの模様が乱れる欠点があった。

本発明は上記した従来の欠点を除去して第３図に示す如
く、バック縫いはその開始以前に縫った模様上を再びた
どるようになしたものであり、業観的に優れた止め縫い
を可能にしたものである。

以下本発明の詳細な説明するに先たち従来におけるジグ
ザグミシンで模様を形成させる方法は、針が布に入って
いない領域で針棒を左右に移動させると共に布を前後に
移動させて模様を形成するのが一般に用いられる。

このような場合の模様形成装置は、針が布に入っていな
い領域において、針を左右に移動させてセットし、針が
布に入っている領域において送り調節器を制御し、引き
続き針が布に入っていない領域で布送りが行われる方法
がよく知られている。

本発明はこれら従来例と制御領域は同じくするものにし
て、その構成を具体的に説明すると、第４図に示す如く
振巾を記号Ｍ、送りを記号Ｎで示し且つ添え数字は針位
置番号を用いて示し、通常の模様縫いにおいては縫い回
毎に振巾（例えばＭ２ｏ）と次位のａ泪のための送り（
例えばＭ２ｏ−２１）とを対にした信号で、または個々
に制御し、バック縫い（止め縫い）信号を入力し且つそ
の信号を保持したとき、以後における最初の振巾（図に
おけるＭ＋）のための制御を行って通常の模様縫いの最
後の縫い目（バック縫いの最初の縫い目、針位置１）を
形成すると共に、該バック縫いの次位の縫い目のための
送りＮ１−２２とバック縫いの次位の縫い目の振巾Ｍ２
２とを対にした信号で、または個々に制御し、且つ次位
の送り信号Ｎ１−２゜は前記通常の模様縫いの最後の縫
い目のだめの送り信号Ｎ２２−１を反転してなり、かく
してバック縫いの以後の縫い目において各次位の縫い目
のために対をなした信号によって、または個々に制御さ
れる送り（例えばＮ２２−２１ ）と振巾（例えばＭ２
１）は、前記通常の模様縫いの最後の縫い目を折り返し
点として送り信号のみを反転し、振巾信号はそのままと
して、これら信号の対（または個々）の発生順序はその
折り返し点に至るまで、その間の通常の模様縫いとは反
転した関係で発生させるように；なしたものである。

そして更に前記バック縫い信号を終了せしめると、前記
バック縫いを開始したと同様にバック縫いの縫い目をた
どって通常の模様縫いに移行し得るものである。

つぎに本発明の実施例を図面によって具体的に：説明す
れば、第５図は本発明のミシンによって形成される通常
の模様縫いとバック縫いの縫い目模様ａと、その模様縫
いの各縫い目座標すと、通常の模様縫いからバック縫い
に移行するときの各縫い目座標の関係Ｃを示したもので
あり、縫い目模；様ａは第３図を再現してあり、止め縫
い近傍における縫い目番号は第４図と共通にしである。

そして模様の各縫い目を振巾と送り成分の座標として表
わすことが出来るので、第５図は振巾については針最大
振巾の中央座標をＯとし、左右の最大振：巾座標をそれ
ぞれ−ｉ５．＋１５とし、送りについては送り量Ｏに対
する座標をＯ１前進最大送り量に対する座標を１５、後
進最大送り量に対する座標を−１５とし、且つ便宜上各
ステップとしてそれぞれの縫い目の振巾座標と、各次位
の縫い目のために送る送り量とを対にして表わし、ステ
ップ１からステップ２２で１単位を終了する波形模様を
表わしている。

そして更に通常の模様縫いの継続した模様においてステ
ップ１を折り返し点としたバック縫い模様を併せて表わ
し、折り返し点のつぎの縫い目のための送り量に対する
ステップＡと、以後においては縫い目の振巾座標と更に
次位の縫い目のための送り量とを対として順次ステップ
ＢからステップＪまでバック縫いを実施した例を示した
ものである。

尚、第５図ａの如く通常の模様縫いとノマンク縫いの各
縫い目とは一致している。

第６図は本発明の実施例を示す電気回路図であり、１は
通常の縫いを行うために模様を選択して縫い目のための
信号を発生する回路であり、実質的には本発明と同一出
願人による特願昭５０−１２４３０６号と同一である。

図において８１〜Ｓ８は模様選択スイッチ、ＲＯＭ１は
縫い目制御信号を記憶している静的記憶装置、Ａ、〜Ａ
８はそのアドレス信号を入力するための入力端子、０１
〜０６は前記静的記憶装置自身をその出力でつぎつぎと
アドレスして行くためのアドレス変更用出力端子、０□
〜０，１は布送り制御信号の出力端子０１２〜０１６は
針振中制御信号の出力端子、Ｌ３゜Ｌ４はそれぞれラッ
チ回路であり、前記各スイッチＳ、〜Ｓ３の模様選択信
号をエンコードするためのＮＡＮＤ回路ＮＡ６ 、ＮＡ
７ 、ＮＡ８を介してラッチ回路Ｌ３が受けており、前
記スイッチのいずれかが選択操作されたときこれを検出
するためのＮＡＮＤ回路ＮＡ５の立上り信号を受けて単
安定回路ＭＭ３を動作させ、その信号を前記ラッチ回路
Ｌ３のトリガ用端子Ｃが受けて前記エンコードされた模
様選択信号をラッチして前記静的記憶装置ＲＯＭ１が模
様選択に基づくアドレスを行うようになっている。

ＡＮＤ−ＯＲ回路Ａ’ＮＤ−ＯＲは、前記模様選択時に
おいては単安定回路ＭＭ３遅延回路ＴＤ３を介して模様
選択信号をアドレス用として静的記憶装置ＲＯＭＩに与
え、２番目以後の縫い目のためのアドレス信号について
はラッチ回路Ｌ４からの出力信号を出力する如く端子ん
に対する信号を選択する回路である。

ラッチ回路Ｌ４はＮＡＮＤ回路ＮＡ９を介する前記模様
選択信号によって最初にリセットされ、その後リセット
が解かれてＮＡＮ’Ｄ回路ＮＡＩ Ｏ、ＮＡ２を介する
立上り信号をトリガ用端子Ｃに与えて静的記憶装置ＲＯ
Ｍ１のアドレス用端子Ａ、〜Ａ３に対して最初の縫い目
のためのアドレス信号のうち端子Ａ１−八〇に前記模様
選択信号をアドレス信号とした前記アドレス変更用端子
０１〜０６の信号をラッチして、最初の縫い目のための
アドレスとなしそしてタイミングパルス発生器ＴＰＯか
ら発生するミシン上軸と同期した針上下位置検出立上り
信号をラッチ回路Ｌ４のトリガ用端子Ｃに受ける毎に２
番目以後の縫い目に対してアドレス変更用端子０１〜０
６の信号をアドレス用端子Ａ１〜八〇にラッチさせるた
めのものである。

−そして後記するバック縫いのためのアドレス信号不ラ
ッチする役割りをなしている。

なお、Ｒは制御用直流電源＋Ｖを受けて前記各スイッチ
Ｓ、〜Ｓ８、タイミングパルス発生器ＴＰＯおよび後記
するリターンスイッチＲＥＴに制御用の基準電圧を与え
るための通常の制限抵抗である。

前記位置検出器からの出力は、針が布に入っていない領
域においてはバイレベルＨ１針が布に入っている領域に
おいてはローレベルＬとなっており、その出力端子は単
安定回路ＭＭ１、針振中信号のためのラッチ回路Ｌ２の
トリガ用端子Ｃに接続され、且つインバータＩＮを介し
て後記するラッチ回路Ｌ１のトリガ用端子Ｃ遅延回路Ｔ
ＤＩの入力端子ｉｎ、Ｄ型；フリップフロップ回路Ｆ／
Ｆのトリガ用端子Ｃ０、ＡＮＤ回路Ａ１の一方の入力端
子にそれぞれ接続されている。

通常縫いとバック縫いとを切替え指定する操作部である
リターンスイッチＲＥＴは、これが操作され且つ保持さ
れるときは通常のｉ模様縫いを行っていたミシンはバッ
ク縫いを行い、且つ継続し、操作が解かれると通常の模
様縫いに戻るようになした手動スイッチであり、一端が
接地され、他端が前記制限抵抗Ｈに接続されるとともに
フリップフロップ回路Ｆ、／Ｆのデータ入力端）子りに
接続されている。

このフリップフロップ回路は、プリセット端子Ｐ がＮ
ＡＮＤ回路ＮＡ９の出力を受けて模様選択時にプリセッ
トされるようになっている。

ＮＡＮＤ回路Ｎ回路Ｎ第Ｉのアドレス累進指令手段であ
り、単安定回路ＭＭ１の１出力端子Ｑおよびフリップフ
ロップ回路Ｆ／Ｆの肯定側出力端子Ｑの信号を入力とし
ていて通常縫いにおいて、タイミングパルス発生器ＴＰ
Ｏの立上り信号をアドレス累進指令信号としてラッチ回
路Ｌ４に与えるものでありＮＡＮＤ回路ＮＡ２の）入力
の１つをなし、ＮＡＮＤ回路ＮＡ３は第二のアドレス累
進指令手段であり、遅延回路ＴＤ１の出力端子Ｑ、フリ
ップフロップ回路Ｆ／Ｆの否定側出力端予算、それぞれ
後記する無安定回路ＡＭおよびＮＡＮＤ回路ＮＡ４の出
力信号を入力とし：ていて、バック縫いにおいて無安定
回路ＡＭの信号をアドレス累進指令信号としてラッチ回
路Ｌ４に与えるものであり、その出力をＮＡＮＤ回路Ｎ
Ａ２の他の入力となし、該ＮＡＮＤ回路は前記ＮＡＮＤ
回路ＮＡ１０とともにこれら３つの信号ンを受けてその
出力信号をラッチ回路Ｌ４のトリガ用端子Ｃに与えてお
り、該信号の立上りによってラッチ回路Ｌ４をラッチす
るようになっている。

そしてラッチ回路Ｌ４は通常縫いにおいて、′縫い目に
対する静的記憶装置ＲＯＭ１のアドレスをりイミングパ
ルス発生器ＴＰＧの立上り信号によるアドレス累進指令
信号に累進させられるとともにリターンスイッチＲＥＴ
が操作されたときにバック縫いの各縫い目を形成するに
先だって継続して自走信号を発信する無安定回路ＡＭの
信号毎に次位の縫Ｇ泪（通常の模様縫いに対しては前段
の縫い目）のためのアドレスを検出する比較器２にアド
レス累進指令信号が与えられることにより、アドレス変
更信号０１〜０６を必要なアドレス信号になるまで累進
させるタイミングバッファをなしている。

Ｌｌはラッチ回路であり、その入力端子１１〜■６は静
的記憶装置ＲＯＭ１のアドレス端子Ａ。

〜Ａ６にそれぞれ接続されており、ラッチ回路Ｌ４が通
常の模様縫いにおいてはＮＡＮＤＡＮＤ回路を介するタ
イミングパルス発生器の立上り信号（針が布巾から布上
に出るときの信号）によってラッチされる信号■、〜■
６をインバータＩＮを介するつぎの立下り信号発生時に
おいて出力端子０．−１〜０６−１に反転したデータを
ラッチし、これら各出力端子は排他的ＯＲ回路ＥＸ、Ｏ
Ｒの各一方の入力をなして前記比較器２の比較基準デー
タを供給し、該立下りと同時にバック縫いを指定すべく
リターンスイッチＲＥＴが操作されたときは、そのＬレ
ベル信号とタイミングパルス発生器ＴＰＧの立下り信号
とによるフリップフロップ回路Ｆ／Ｆの信号の遅延回路
ＴＤ１の遅延出力とによって、または前記立下り後引続
きリターンスイッチＲＥＴが操作されたときは、タイミ
ングパルス発生器ＴＰＧの更につぎの立下り信号と前記
遅延出力とによってＮＡＮＤ回路ＮＡ３を介する無安定
回路ＡＭの信号が前記の如く静的記憶装置ＲＯＭ１のア
ドレス変更信号０１〜０６をつぎつぎと循環させ、これ
らにそれぞれ接続された排他的ＯＲ回路ＥＸ、ＯＲに比
較データを供給せしめるようになっている。

前記回路ＥＸ、ＯＲの各出力はＮＡＮＤ回路ＮＡ４の各
入力をなし結局リターンスイッチＲＥＴの前記操作の手
前においてラッチしたときのラッチ回路Ｌ１のそれぞれ
の出力信号０．−１〜０６−１と、各排他的ＯＲ回路Ｅ
Ｘ、ＯＲにおいてそれぞれ対をなす静的記憶装置ＲＯＭ
Ｉの前記循環したアドレス変更信号０１〜０６とが前記
対毎に相互に異なるとき（ラッチ回路Ｌ１がラッチした
ときの入力１１〜■６とは相互に一致したとき、即ち前
記アドレス１１〜■６よりも１つ前の縫い目のためのア
ドレスと一致したとき）、ＮＡＮＤ回路ＮＡ４の出力は
Ｌレベルとなり、無安定回路ＡＭの信号をラッチ回路Ｌ
４に対して無効にしてアドレスの累進を停止せしめ、該
立下り・によって単安定回路ＭＭ２を動作させるように
なっている。

Ｃ１はカウンタ回路であり、入力端子■７〜Ｉｌｌが静
的記憶装置ＲＯＭ１の布送り用出力端子０７〜０，１に
接続されており、出力端子Ｏ′Ｉ〜０′１１がフリップ
フロップ回路Ｆ／Ｆの肯定測用カフ信号Ｑによって各Ａ
ＮＤ回路ＡＮＤまたは各ＮＯＲ回路Ｎ０Ｆｔ側に切替え
てその出力を各ＯＲ回路ＯＲが受ける如くなしたものを
組（図はその１組のみを記載しである）とする切替回路
ＳＣにそれぞれ接続されている。

前記ラッチ回路Ｌ２がタイミングパルス発生器ＴＰＯの
Ｈレベル即ち針が布上にある領域にあるときに入力端子
１１２〜１１６にそれぞれ接続された静的記憶装置ＲＯ
ＭＩの出力端子０１２〜０１６の針振中データをラッチ
して各出力データ０１２〜０１６を振巾駆動装置ＢＤに
与えるノのに対して、カウンタ回路Ｃ１はカウント開始
の値をセットするロード入力端子りに対する信号につい
てみるとＮＯＲ回路Ｎ０ＲＩに対して、通常の模様縫い
のときはタイミンクパルス発生器百もがＬレベルのとき
即ち針が布巾にある領域においｉてＡＮＤ回路Ａ１の一
方の入力がＨレベルとなってロードするようになってお
り、そしてバック縫いのときは同様に前記した如く針が
布巾にあるときに発生する単安定回路ＭＭ２の肯定側出
力端子Ｑの信号と、これを入力ｉｎとしている遅延回路
１ＴＤ２の動作前における否定側出力端予算の信号とフ
リップフロップ回路Ｆ／Ｆの否定側出力端子Ｑの信号と
を入力として、ＡＮＤ回路を介してプリセットされるよ
うになっている。

そして一定時間経過して遅延回路ＴＤ２が動作したとき
の肯定側出力端子Ｑの信号と単安定回路ＭＭ２の動作終
了後の否定側出力端予算の信号と前記フリップフロップ
回路Ｆ／Ｆの否定側出力端子Ｑの信号とを入力としてＡ
ＮＤ回路Ａ３を介してカウントアツプ端子ｕｐの入力信
号がそのとき１だけカウントを進めるようになっており
、そしてその出力信号０／、１〜０テ、の切替回路ＳＣ
における切替はフリップフロップ回路Ｆ／Ｆの肯定側出
力端子Ｑの信号がＨレベルのとき即ち通常の模様縫いの
ときはＡＮＤ回路ＡＮＤ側となし、これを介して静的記
憶装置ＲＯＭＩの布送り信号０７〜０１１を送り駆動装
置ＦＤのための出力端子０７〜Ｏｒ１に与え、Ｌレベル
のとき即ちバック縫いにおいてはＮＯＲ回路ＮＯＲ側と
なって、これを介して布送り信号０７〜０１１を前記の
如く１だけカウントアツプし且つ該回路ＮＯＨにより反
転して出力端子Ｏφ〜０τ１に与えるようになっている
。

これらデータをカウントアツプして反転させる理由は、
静的記憶装置ＲＯＭ１の布送りデータが５ビツトである
ので１０進数０〜３１を表わすコードがデータとなり通
常の模様縫い用に順序づけられて記憶された静的記憶装
置ＲＯＭＩの布送り用データは、バック縫いにおいては
縫い目釘に反転するを要するのであるが、送り座標とコ
ードとの関係は例えば座標−１５がコードｏ、ｏが１５
、＋１５が３０になる如く定めているのでこれら各コー
ドの反転即ちコード０をコード３０．１５を１５．３０
をＯにそれぞれ反転するために例えばコード０即ち２進
コードｏｏｏｏｏを１度カウントアツプしてｏｏｏｏｉ
としてその反転コード１１１１０即ち３０となす操作を
行なおうとするためである。

前記した第６図の構成において、リターンスイッチＲＥ
Ｔを操作しないで模様選択スイッチ８１〜Ｓ８のうちい
ずれかをオンすると、ＮＡＮＤ回路ＮＡ６ 、Ｎｉ２
、Ｎｉ２によってエンコードされた模様選択信号によっ
て静的記憶装置ＲＯＭ１は最初の縫い目のためのアドレ
スがなされ、針が布上にあるとき、該ＲＯＭＩの縫い目
信号のうち針振中制御データ０１２〜０１６がラッチ回
路Ｌ２によってラッチされて最初の縫い目座標を決定す
る。

そしてミシンが回転して針が布巾に入るとき布送り制御
データ０□〜０１１はカウンタＣ１のロード入力端子り
がＡＮＤ回路Ａ１を介する信号によってＬレベルとなっ
てこれにロードされ且つ切替回路ＳＣを介して布送り駆
動装置ＦＤに出力されて送り調節器（図示せず）を制御
する。

そしてミシン回転毎に静的記憶装置ＲＯＭＩの出力デー
タは進行し、針振中と布送りが制御される。

つぎにミシン回転中またはミシンを一旦停止してリター
ンスイッチＲＥＴをオンし且つ保持すると、その後にお
ける最初に針が布に入るとき即ち該スイッチを操作する
前の制御信号によって最後の縫い目を形成するときのタ
イミングパルス発生器ＴＰＯの立下り位相においてフリ
ップフロップ回路Ｆ／Ｆは反転する。

前記最後の縫い目は該立下りの前の立上り時に出力した
静的記憶装置ＲＯＭＩの出力信号を針振中データ０１□
〜０１６に関して立上り時に振巾駆動装置ＢＤに出力し
た信号に基づくものである。

布送りデータ０７〜０１１に関しては、引続く立下り時
即ちフリップフロップ回路Ｆ／Ｆの前記した反転時に前
記最後の縫い目のためのアドレス信号をラッチ回路Ｌ１
がラッチし、その後遅延回路ＴＤＩの出力をまってＮＡ
ＮＤ回路ＮＡ、３゜：）Ｉ’ＪＡ２を介して無安定回路
ＡＭの信号が静的記憶装置ＲＯＭＩのアドレス変更信号
を順次進めて、これが前記最後の縫い目のためのアドレ
ス信号と一致したとき、即ち該縫い目の前段の縫い目信
号とともに出力されるアドレス変更信号が出力され５た
とき、排他的ＯＲ回路ＥＸ、ＯＲ，ＮＡＮＤ回路ＮＡ４
を介して単安定回路ＭＭ２を動作させ、そして以後ＮＡ
ＮＤ回路ＮＡ４の出力はＮＡＮＤ回ＭＮＡ３をＨレベル
となしてラッチ回路Ｌ４のラッチの機能を停止させて前
記アドレス変更信号フの進行が停止する。

よってここで静的記憶装置ＲＯＭ１の縫い目制御信号は
前記最後の縫い目の前段の縫い回層の信号である。

単安定回路ＭＭ２の出力信号ＱはＡＮＤ回路Ａ２、ＮＯ
Ｒ回路Ｎ０ＲＩを介してカウンタＣ１のロード入力端子
５Ｌに与えられて静的記憶装置ＲＯＭＩの前記最後の縫
い目の前段の縫い目信号のうち送り制御信号０□〜０１
１をカウンタの出力端子０／１〜０１１にロードするが
、送り駆動制御装置ＦＤの動作前に引続き遅延回路ＴＤ
２が動作し単安定回路が不動作ンとなるとＡＮＤ回路Ａ
３を介してカウンタＣ１を１だけカウントアツプし、そ
してそのデータは切替回路ＳＣて反転されて結局最終縫
い目の１つ手前の縫い目に戻る送り信号を送り１駆動制
御装置ＥＤに与える。

このとき静的記憶装置ＲＯＭ１の５各出力は前記した如
く最後の縫い目の前段の縫い目信号になっており、更に
ミシンが回転して針が布上に出ると、タイミングパルス
発生器ＴＰＧのＨレベル信号によってラッチ回路Ｌ２は
縫い目信号のうち針振中制御信号０１□〜０１６をラッ
チして２振巾駆動装置に与える。

前記Ｈレベルに立上る際に単安定回路ＭＭＩは動作する
が、フリップフロップ回路Ｆ／Ｆの肯定側出力端子Ｑは
既にＬレベルになっているのでＮＡＮＤ回路ＮＡ１はＨ
レベルであり、ラッチ回路Ｌ４は新しいアドレス変更デ
ータをラッチすることなく、結局振巾駆動装置ＢＤは最
後の縫い目の前段の縫い目制御信号で駆動される。

更にミシンが回転して針が布巾に入るとき、ラッチ回路
Ｌ１はタイミングパルス発生器ＴＰＯの立下りで前記前
段の縫い目のためのアドレス信号を（反転して）ラッチ
して比較器２の比較基準データとなし、よってＮＡＮＤ
回路ＮＡ４はＨレベルとなり、引続き遅延回路ＴＤ１の
出力をまってＮＡＮＤ回路ＮＡ３を介して無安定回路Ａ
Ｍの隼号により静的記憶装置些Ｍ１のアドレス変更デー
タ０１〜０６を進める。

そして模様制御用出力信号が前記前後の更に１つ前の信
号になったとき該出力信号は固定される。

そして前記と同様に前記出力信号をカウントアツプし且
つ反転して送り駆動装置ＦＤに、引続きつぎの針が布上
にあるときに振巾駆動装置１３Ｄにそれぞれ与える。

かくして以後つぎつぎと通常の模様縫い目を逆にたどっ
て行くが、ここでリターンスイッチＲＥＴの保持を解く
と前記したオンの時と同様に以後のタイミングパルス発
生器ＴＰＯの最初の立下り位相即ちバック縫いの最後の
縫い目が形成されるときフリップフロップ回路Ｆ／Ｆは
反転して該信号がＮＡＮＤ回路ＮＡＩを介してラッチ回
路Ｌ４の動作をタイミングパルス発生器Ｔ Ｐ’Ｇに関
連づけ且つ無安定回路ＡＭとは無関係にするので、比較
器２はラッチ回路Ｌ１が縫い回毎に比較基準データを変
えて行くがアドレス変更信号をバック縫いにおける如く
１つの縫い目内下進めることはなく、よってＮＡＮＤ回
路ＮＡ４はＬレベルとなることはなく、以後においては
送り制御信号０□〜０１１は最初の通常の模様縫いで説
明した如＜ＡＮＤ回路Ａ１を介する信号によって即ち針
が布巾に入る毎にロードされて送り駆動装置ＦＤを制御
する。

そしてスイッチＲＥＴの前記保持を解いたときに縫いが
切替わる動作をたどってみると、バック縫いのときは静
的記憶装置ＲＯＭ１の出力データがタイミングパルス発
生器Ｔ Ｐ’ ＧのＬレベル領域で変更され、このとき
の一組の出力データは前記Ｌレベル領域で送り駆動装置
ＥＤを制御し、つきのＨレベル領域で振巾駆動装置ＢＤ
を制御するものであり、スイッチがオフとなるそのオフ
後の最初のタイミングパルス発生器ＴＰＯの立下り即ち
縫い目形成時にフリップフロップ回路Ｆ／Ｆは反転する
が、タイミングパルス発生器ＴＰＯの新たな立上りがな
いときはＮＡＮＤ回路ＮＡ１を介する信号で静的記憶装
置ＲＯＭＩのデータを変えることはない。

前記スイッチオフ前の最後の１組の出力データを該立下
りによるＬレベルにおいてＡＩ’ＪＤ回路Ａ１を介する
信号がカウンタＣ１をロードさせ、切替回路ＳＣはフリ
ップフロップ回路Ｆ／ＦがＡＮＤ回路ＡＮＤ側に切替え
、よって静的記憶装置ＲＯＭ１の出力信号０７〜０１．
をそのまま送り駆動制御装置ＦＤに与える。

この送り駆動装置に与える出力信号０７〜０１′１は、
前記スイッチオフの前における最後の送り量信号を座標
的に反転したものであることがわかる。

モしてつぎのタイミングパルス発生器ＴＰＯの立上りで
静的記憶装置ＲＯＭ１の出力信号を１つ進めてつぎの振
巾と送りの座標をそれぞれ進める。

かくしてバック縫い後の通常の模様縫い目もまだバック
縫い目をたどる。

以上の如く本発明は電子制御回路を用いてバック縫いの
ための操作スイッチを操作することにより止め縫いの縫
い目は通常の模様縫い目を確実にたどって形成させるの
で、止め縫いのために模様がくずれることなく、美観的
に優れた止め縫いを可能にするものであり、且つ該操作
等で止め縫いから通常の縫いに移行することがあっても
同様に模様くずれすることもなく、そして更に通常の模
様縫いと逆送りの模様縫いもスイッチの操作のみで容易
になし得る等、非常に優れた機能を発揮するものであり
、工業上実用上その効果の大きい創案である。

【図面の簡単な説明】

第１図及び第２図は従来のミシンで考えられるところの
止め縫いの縫い目を示すものであり、第１図は止め縫い
のために予めミシンを特に記憶されている振巾と送りピ
ッチで止め縫いを行うものであり、第２図は定まった振
巾、定まった後進ピッチで止め縫いを行うものである。 第３図は本発明の装置によって形成される止め縫いの模
様を示し、第４図は本発明の通常の縫いから止め縫いに
移行し且つ止め縫いから通常縫いに移行するときの振巾
と送りの１駆動の制御順序を示し、第５図は本発明の実
施例における縫い目の各ステップの座標を示し、第６図
は本発明の実施例の制御回路である。 図中、ＲＯＭ１は静的記憶装置、ＴＰＧはタイミングパ
ルス発生器、リターンスイッチＲＥＴは操作部、Ｄ型フ
リップフロップ回路Ｆ／Ｆは切替え手段をなす主たる要
素、ラッチ回路Ｌ４はクイミングバツファ、ラッチ回路
Ｌ１、排他的ＯＲ回路ＥＸ、ＯＲは読出し制御手段をな
す主たる要素無定定回路ＡＭは自走信号発生装置、カウ
ンタＣ１、切替回路ＳＣは変換手段をなす主たる要素、
ＮＡＮＤ回路ＮＡ１ 、ＮＡ３はそれぞれ第一と第二の
アドレス累進指令手段である。

Claims (1)

1. 【特許請求の範囲】 １ 針振中と布送りとを交互に制御して縫い目により模
   様を形成する模様形成装置と該模様形成装置に縫い目制
   御信号を与える静的記憶装置とを備えており該静的記憶
   装置がその各アドレスの個々に対応して連続した各縫い
   目の各々の縫い目制御信号と該各縫い目の次位の縫い目
   の縫い目制御信号を読出すためのアドレス寒更信号とを
   組にして記憶し且つ最終の縫い目の縫い目制御信号と組
   をなすアドレス変更信号が模様を繰り返し形成するため
   に最初の縫い目の縫い目制御信号を読出すためのアドレ
   ス信号をなしていてアドレスの進行が閉ループを構成し
   ているミシンにおいて、ミシン上軸回転の相異なる二位
   相において同期信号を発生し前記静的記憶装置からの制
   御信号の読出しタイミングと該静的記憶装置から読出さ
   れた縫い目制御信号が前記模様形成装置をして前記二位
   相への各所定の対応をもって前記針振中と布送りの交互
   の制御をもたらすタイミジグとを決定するタイミングパ
   ルス発生器と、 通常縫いとバック縫いとを切替え指定する操作部と、 該操作部の操作毎に前記通常縫いとバック縫いとの指定
   を判別して該操作に引続く前記二位相のうちの布送り制
   御に対応する位相において該判別結果を記憶しその後の
   新たな操作があるまでこれを保持する切替え手段と、 前記同期信号より著しく速い周期でパルス信号を発生す
   る自走信号発生装置と、 前記静的記憶装置からのアドレス変更信号を一時的に受
   止めアドレス累進指令信号を受ける毎に）前記アドレス
   変更信号を前記静的記憶装置にそのアドレス信号として
   与えて前記閉ループ内でアドレスを累進させるタイミン
   グバッファと、前記切替手段が通′常縫い指定にあると
   き前記同期信号に基くところの振巾制御に対応する位相
   を１もってして前記タイミングバッファに前記アドレス
   累進指令信号として与える第一のアドレス累進指令手段
   と、 前記切替手段がバック縫い指定にあるとき前記同期信号
   に基くところの布送り制御に対応する位；相において前
   記自走信号発生装置のパルス信号をもってして前記タイ
   ミングバッファに前記アドレス累進指令信号として与え
   る第二のアドレス累進指令手段と、前記模様形成装置と
   して当該縫い目の形成をもたらした縫い目制御信号の読
   出しに使用されたアドレス信号を前記同期信号に基くと
   ころの布送り制御に対応する位相において一時記憶し引
   続く前記自走信号発生装置のパルス信号による前記アド
   レスの累進過程における前記アドレス変更信号が前記一
   時記憶されたアドレス信号と一致したことをもって前記
   第ニアドレス累進指令手段によるアドレスの累進を停止
   せしめる読出し制御手段と、 前記布送りを制御する各縫い目制御信号について前記切
   替手段がバック縫い指定にあるとき前記模様形成装置が
   布送り方向を互いに反転して対応動作すべくデータ変換
   する変換手段とを設けてなるミシンのバック縫い装置。