JPS58178647A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS58178647A JPS58178647A JP57060528A JP6052882A JPS58178647A JP S58178647 A JPS58178647 A JP S58178647A JP 57060528 A JP57060528 A JP 57060528A JP 6052882 A JP6052882 A JP 6052882A JP S58178647 A JPS58178647 A JP S58178647A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- phase
- manchester
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、マンチェスタ変調データからこれに位相同
期した再生クロックを得る位相同期回路に係り、特にク
ロック再生回路が複数の動作モードを有する位相同期回
路に関する。
期した再生クロックを得る位相同期回路に係り、特にク
ロック再生回路が複数の動作モードを有する位相同期回
路に関する。
第１図は従来のこの種の位相同期回路の構成例を示すも
ので、クロック再生回路Ａ、マンチェスタ復号回路Ｂ、
そしてワード同期回路Ｃによって構成されている。端子
１より入力されたマンチェスタ変調データは微分回路２
において変化点を検出され、その出力微分パルスが擬似
クロック再生回路３へ導かれる。擬似クロック再生回路
３では入力微分パルスの選択が行なわれ、選択された微
分パルスだけが次のディジタルＰＬＬ４へ供給される。
ので、クロック再生回路Ａ、マンチェスタ復号回路Ｂ、
そしてワード同期回路Ｃによって構成されている。端子
１より入力されたマンチェスタ変調データは微分回路２
において変化点を検出され、その出力微分パルスが擬似
クロック再生回路３へ導かれる。擬似クロック再生回路
３では入力微分パルスの選択が行なわれ、選択された微
分パルスだけが次のディジタルＰＬＬ４へ供給される。
ディジタルＰＬＬ４では入力微分パルスの位相情報に従
って位相制御が行なわれ、人力マンチェスタ変調データ
に位相同期した再生クロックＣＫＲが生成される。この
とき、クロック再生回路人における擬似クロック再生回
路３及びディジタルＰＬＬ４では、マンチェスタ復号回
路Ｂ及びワード同期回路Ｃを通して入力データ列から生
成されたワード同期信号８ＹＮＣに対応して、２つの動
作モード（一方をアタック・モード、他方をプロテクシ
ョンモードと呼ぶことにする）の切り換えが行なわれる
。
って位相制御が行なわれ、人力マンチェスタ変調データ
に位相同期した再生クロックＣＫＲが生成される。この
とき、クロック再生回路人における擬似クロック再生回
路３及びディジタルＰＬＬ４では、マンチェスタ復号回
路Ｂ及びワード同期回路Ｃを通して入力データ列から生
成されたワード同期信号８ＹＮＣに対応して、２つの動
作モード（一方をアタック・モード、他方をプロテクシ
ョンモードと呼ぶことにする）の切り換えが行なわれる
。
１１２図は、第１図の位相同期回路の基本動作を示す信
号波形図で、特に擬似クロック再生回路３の働きを説明
するために示されている。同図ｔａ＋ 、 （ｂ）は、
元のＮＲＺデータとそのマンチェスタ変調データをそれ
ぞれ示すもので、同図かられかるように、マンチェスタ
変調データは各ビットタイムの中間点で発生する真の変
化点（′↑′印）と共に、元のＮＲＺデータに依存して
ビットタイムの境界で発生する別の種類の変化点（′↓
′印）も含んでいる。理想的な状態では、同図（ｈｌに
示されるように、再生クロックＣＫＲの立ち上がり点が
前者の変化点に一致するようにディジタルＰＬＬ４が位
相制御を行なうが、このためには後者の変化点を除去す
ることが必要になる。この目的のために、第１図にある
ようにディジタルＰＬＬ４の前に擬似クロック再生回路
３と呼ばれる一種のゲート回路が挿入されており、不要
な微分パルスの通過を禁止している。
号波形図で、特に擬似クロック再生回路３の働きを説明
するために示されている。同図ｔａ＋ 、 （ｂ）は、
元のＮＲＺデータとそのマンチェスタ変調データをそれ
ぞれ示すもので、同図かられかるように、マンチェスタ
変調データは各ビットタイムの中間点で発生する真の変
化点（′↑′印）と共に、元のＮＲＺデータに依存して
ビットタイムの境界で発生する別の種類の変化点（′↓
′印）も含んでいる。理想的な状態では、同図（ｈｌに
示されるように、再生クロックＣＫＲの立ち上がり点が
前者の変化点に一致するようにディジタルＰＬＬ４が位
相制御を行なうが、このためには後者の変化点を除去す
ることが必要になる。この目的のために、第１図にある
ようにディジタルＰＬＬ４の前に擬似クロック再生回路
３と呼ばれる一種のゲート回路が挿入されており、不要
な微分パルスの通過を禁止している。
第３図は擬似クロック再生回路３の一構成例を示すもの
で、ワード同期信号８ＹＮＣに対応して２つの動作そ一
ドの切り換えが行なわれるようになっている。
で、ワード同期信号８ＹＮＣに対応して２つの動作そ一
ドの切り換えが行なわれるようになっている。
第１の動作モードはアタック・モードと呼ばれるもので
、入力端子５より入力された微分パルスの１つがゲート
回路６を通過するとカウンタ７はクリアされ、これによ
りインバータ８の出力は１Ｈ′となってゲート回路９が
開かれる。
、入力端子５より入力された微分パルスの１つがゲート
回路６を通過するとカウンタ７はクリアされ、これによ
りインバータ８の出力は１Ｈ′となってゲート回路９が
開かれる。
カウンタ７は、ゲート回路９が開くと、−子１０より供
給されるクロックによって動作し、指定された数だけ計
数を行うと、その出力Ｑが′Ｈ′ となる。これにより
インバータ８の出力が′Ｌ′となってカウンタ７へのク
ロック入力が禁止される。そしてこの状態はカウンタ７
へ次のクリア信号が入力されるまで継続する。今、端子
１０へのクロック周波数なｆ （Ｈｚ）、又計数の個数
なｎとすれば、カウンタ９による針数時間はｎ／（（ｓ
ｅｔ）となり、この長さがほぼ１ビツト長の３／４倍に
なるように設定されている。ここでインバータ８の出力
はインバータ１１を経由してゲート回路６へ導かれてい
るから、結局カウンタ７の針数期間中、すなわち約／４
ビットタイムの間、次の微分パルスの通過が禁止される
ことになる。
給されるクロックによって動作し、指定された数だけ計
数を行うと、その出力Ｑが′Ｈ′ となる。これにより
インバータ８の出力が′Ｌ′となってカウンタ７へのク
ロック入力が禁止される。そしてこの状態はカウンタ７
へ次のクリア信号が入力されるまで継続する。今、端子
１０へのクロック周波数なｆ （Ｈｚ）、又計数の個数
なｎとすれば、カウンタ９による針数時間はｎ／（（ｓ
ｅｔ）となり、この長さがほぼ１ビツト長の３／４倍に
なるように設定されている。ここでインバータ８の出力
はインバータ１１を経由してゲート回路６へ導かれてい
るから、結局カウンタ７の針数期間中、すなわち約／４
ビットタイムの間、次の微分パルスの通過が禁止される
ことになる。
＄２の動作モードはプロテクション・モートと呼ばれる
もので、端子１２より入力された再生クロックＣＫＲが
遅延回路１３により９０°だけ位相シフトされた後、イ
ンバータ１ノを経由し゛Ｃゲート回路６へ導かれること
によって入力微分パルスに対して禁止区間を設けている
。このようにして、いずれの動作モードにおいても選択
された微分パルスだけが端子１４より出力され、続くデ
ィジタルＰＬＬ４へ導かれる。
もので、端子１２より入力された再生クロックＣＫＲが
遅延回路１３により９０°だけ位相シフトされた後、イ
ンバータ１ノを経由し゛Ｃゲート回路６へ導かれること
によって入力微分パルスに対して禁止区間を設けている
。このようにして、いずれの動作モードにおいても選択
された微分パルスだけが端子１４より出力され、続くデ
ィジタルＰＬＬ４へ導かれる。
以上説明した擬似クロック再生回路３の動作は、第２図
（Ｃ）〜（ｇ）の信号波形図に示されている。
（Ｃ）〜（ｇ）の信号波形図に示されている。
即ち、同図（Ｃ１は入力マンチェスタ変調データの変化
点に相当する微分パルス列、同図ｆｄ） 、 （６１は
アタックモードにおけるゲート制副信号及びそれによっ
て選択された微分パルス列、そして同図ｆｆｌ 、 （
ｇ）はプロテクションモードにおけるゲート制御信号及
びそれによって選択された微分パルス列をそれぞれ示し
ている。
点に相当する微分パルス列、同図ｆｄ） 、 （６１は
アタックモードにおけるゲート制副信号及びそれによっ
て選択された微分パルス列、そして同図ｆｆｌ 、 （
ｇ）はプロテクションモードにおけるゲート制御信号及
びそれによって選択された微分パルス列をそれぞれ示し
ている。
さて以上の２つの動作モードを対比させたとき、アタッ
ク−モードについては、再生クロックの状態が悪いとき
には、これに頼らざるを得ないが、第２図（ｅｌに示す
ように入力マンチェスタ変調データの正しい位相に対し
て１８０°だけ位相シフトした微分パルスをいったん取
り込むと、受信ＮＲＺデータの次の変化点まで正しい位
相に戻れないという特徴があり、従って一般に雑音に対
して弱いという欠点がある。一方、プロテクション・モ
ードについては、再生クロックの状態が悪いときには使
用できないが、逆に良い状態、すなわち再生クロックの
位相が人力マンチェスタ変調データの正しい位相に近い
状態では特に有効なことがわかる。
ク−モードについては、再生クロックの状態が悪いとき
には、これに頼らざるを得ないが、第２図（ｅｌに示す
ように入力マンチェスタ変調データの正しい位相に対し
て１８０°だけ位相シフトした微分パルスをいったん取
り込むと、受信ＮＲＺデータの次の変化点まで正しい位
相に戻れないという特徴があり、従って一般に雑音に対
して弱いという欠点がある。一方、プロテクション・モ
ードについては、再生クロックの状態が悪いときには使
用できないが、逆に良い状態、すなわち再生クロックの
位相が人力マンチェスタ変調データの正しい位相に近い
状態では特に有効なことがわかる。
同様に、擬似クロック再生回路３に続くディジタルＰＬ
Ｌ４にもワード同期信号８ＹＮＣに対応した２つの位相
制御モードがあって、粗い位相制御（アタック・モード
）と細かな位相制御（プロテクション・モード）を時分
割で切り換えている。この場合にも、再生クロックが良
い状態では後者のプロテクション・モードで動作させた
方が効果的である。
Ｌ４にもワード同期信号８ＹＮＣに対応した２つの位相
制御モードがあって、粗い位相制御（アタック・モード
）と細かな位相制御（プロテクション・モード）を時分
割で切り換えている。この場合にも、再生クロックが良
い状態では後者のプロテクション・モードで動作させた
方が効果的である。
ところが従来の位相同期回路では、単にワード同期信号
ＳＹ喀Ｃのみに対応して、擬似クロック再生回路３及び
ディジタルＰＬＬ４の動作モードを切り換えているため
、いったんワード同期がとれなくなると、再生クロック
ＣＫＲの位相が人力マンチェスタ変調データの正しい位
相に比較的よく追随している場合にも、クロック再生回
路人全体をアタック・モードで動作させることになる。
ＳＹ喀Ｃのみに対応して、擬似クロック再生回路３及び
ディジタルＰＬＬ４の動作モードを切り換えているため
、いったんワード同期がとれなくなると、再生クロック
ＣＫＲの位相が人力マンチェスタ変調データの正しい位
相に比較的よく追随している場合にも、クロック再生回
路人全体をアタック・モードで動作させることになる。
従って、このような場合には再生クロックの位相追従性
がかえって悪化するため、結果的に符号誤り率を増加さ
せてしまうことになる。
がかえって悪化するため、結果的に符号誤り率を増加さ
せてしまうことになる。
本発明の目的は、入力マンナエスタ変調データに対する
位相の追従性がよく、ジッタの少ない再生クロックを生
成することができる位相同期回路を提供することである
。
位相の追従性がよく、ジッタの少ない再生クロックを生
成することができる位相同期回路を提供することである
。
本発明に係る位相同期回路は、ワード同期（ｉ４号のみ
ならず再生クロックの状態をも考慮１７てクロック再生
回路の動作モードを切り換える制御回路を設けたことを
特徴としている。
ならず再生クロックの状態をも考慮１７てクロック再生
回路の動作モードを切り換える制御回路を設けたことを
特徴としている。
本発明によれば、特にワード°同期がとれない状態にお
いても、クロック再生回路の動作モードを再生クロック
の状態に応じた鮫適モードに設定することが可能となる
。部ち、例えばワード同期がとれないが再生クロックの
状態がよいとき、つまり入力マンチェスタ変調データの
位相によく追従しているようなときは、クロック再生回
路の動作モードをプロテクション・モードに設定するこ
とにより位相追従性やジッダ等の点で特性を向上させ、
結果的に符号誤り率の改善を図ることができる。
いても、クロック再生回路の動作モードを再生クロック
の状態に応じた鮫適モードに設定することが可能となる
。部ち、例えばワード同期がとれないが再生クロックの
状態がよいとき、つまり入力マンチェスタ変調データの
位相によく追従しているようなときは、クロック再生回
路の動作モードをプロテクション・モードに設定するこ
とにより位相追従性やジッダ等の点で特性を向上させ、
結果的に符号誤り率の改善を図ることができる。
ｒ発明の実施例〕
１４図は、本発明の一実施例に係る位相同期回路の概略
構成図であり、クロック再生回路Ａ、マンチェスタ復号
回路Ｂ、ワード同期回路Ｃ１そして制御回路りによって
構成されている。入力端子ｌよりマンデエスタ変調デー
タがクロック再生回路Ａに入力されると、このデ、−夕
の正しい位相に一致するように再生クロックＣＫＲが生
成され、これがマンチェスタ復号回路Ｂへ導かれる。マ
ンチェスタ復号回路Ｂでは再生クロックＣＫＲと入力マ
ンチェスタ変副データより元のＮＲＺデータが復号され
、これがワード同期回路Ｃへ導かれる。そしてワード同
期回路Ｃは入力データ列に従ってワード同期信号５ＹＮ
Ｃを出力するが、このワード同期信号８ＹＮＣはクロッ
ク再生回路Ａより出力された再生クロックＣＫＲと共に
制御回路りへ導かれる。制御回路りでは、ワード同期信
号５ＹＮＣ及び再生クロツりＣＫＲに対応して制御信号
を出力し、クロック再生回路人の動作モードを切り換え
る。
構成図であり、クロック再生回路Ａ、マンチェスタ復号
回路Ｂ、ワード同期回路Ｃ１そして制御回路りによって
構成されている。入力端子ｌよりマンデエスタ変調デー
タがクロック再生回路Ａに入力されると、このデ、−夕
の正しい位相に一致するように再生クロックＣＫＲが生
成され、これがマンチェスタ復号回路Ｂへ導かれる。マ
ンチェスタ復号回路Ｂでは再生クロックＣＫＲと入力マ
ンチェスタ変副データより元のＮＲＺデータが復号され
、これがワード同期回路Ｃへ導かれる。そしてワード同
期回路Ｃは入力データ列に従ってワード同期信号５ＹＮ
Ｃを出力するが、このワード同期信号８ＹＮＣはクロッ
ク再生回路Ａより出力された再生クロックＣＫＲと共に
制御回路りへ導かれる。制御回路りでは、ワード同期信
号５ＹＮＣ及び再生クロツりＣＫＲに対応して制御信号
を出力し、クロック再生回路人の動作モードを切り換え
る。
第５図は、制御回路りの動作を説明するための図で、再
生クロックＣＫＲの状態を状態遷移図によって表わした
ものである。すなわち、再生クロックＣＫＲの立ち上が
り点と入力マンチェスタ変調データの変化点との位相差
を検出器によって常時検出し、その誤差が設定値００以
内にあるときは、フローグラフを１つだけ前進させ、そ
うでないときは状態８０に戻す。このとき、第５図の状
態遷移図を使えば、制御回路りの動作は次のように説明
される。すなわち、状態８Ｎは良い状態がＮ回連続した
後なので、ワード同期がとれている状態に準するものと
して、プロテクション・モードでクロック再生回路Ａを
動作させる。一方、状態ＳＯ〜５Ｎ−ｓ にあるとき
は、再生クロックＣＫＲが依然茶碗かな状態なので、も
しワード同期がとれていなければ、従来通リアタック・
モードでクロック再生回路Ａを動作させる。このように
して、従来ではプロテクション・モードとアタック・モ
ードの選択を プロテクション・モード・・・ワード同期がとれている
とき アタック・モード・・・ ワード同期がとれていないと
き としていたのに対し、本実施例においてはプロテクショ
ン・モード・・・ワード同期がとれているとき又は第５
図 で状態８Ｎにあると き アタック・モード・・・ ワード同期がとれていなくて
、しかも第５図で状 態８０〜８Ｎ−■のいずれ かにあるとき とする。
生クロックＣＫＲの状態を状態遷移図によって表わした
ものである。すなわち、再生クロックＣＫＲの立ち上が
り点と入力マンチェスタ変調データの変化点との位相差
を検出器によって常時検出し、その誤差が設定値００以
内にあるときは、フローグラフを１つだけ前進させ、そ
うでないときは状態８０に戻す。このとき、第５図の状
態遷移図を使えば、制御回路りの動作は次のように説明
される。すなわち、状態８Ｎは良い状態がＮ回連続した
後なので、ワード同期がとれている状態に準するものと
して、プロテクション・モードでクロック再生回路Ａを
動作させる。一方、状態ＳＯ〜５Ｎ−ｓ にあるとき
は、再生クロックＣＫＲが依然茶碗かな状態なので、も
しワード同期がとれていなければ、従来通リアタック・
モードでクロック再生回路Ａを動作させる。このように
して、従来ではプロテクション・モードとアタック・モ
ードの選択を プロテクション・モード・・・ワード同期がとれている
とき アタック・モード・・・ ワード同期がとれていないと
き としていたのに対し、本実施例においてはプロテクショ
ン・モード・・・ワード同期がとれているとき又は第５
図 で状態８Ｎにあると き アタック・モード・・・ ワード同期がとれていなくて
、しかも第５図で状 態８０〜８Ｎ−■のいずれ かにあるとき とする。
第６図は本実施例における制御回路りの具体的構成例を
示すものである。入力端子１５より入力されたマンチェ
スタ変調データは微分回路１６において変化点を検出さ
れ、その微分パルスが位相比較回路１９へ導かれる。一
方、入力端子１７より入力された再生クロックＣＫＲは
立ち上がり微分回路１８においてその立ち上がり点を検
出され、その微分パルスが同じく位相比較回路１９へ導
かれる。位相比較回路１９においては、両者の位相差が
検出され、微分回路１６からの微分パルスのうち、微分
回路１８からの微分パルスに対してその位相差が００以
内にあるものは、シフトレジスタ２０へのクロック入力
として、又そうでないものはクリア信号として入力され
る。従って位相差が連続してＮ回以上にわたり００以内
にとどまれば、シフトレジスタ２０のＮ段目の出力ＱＮ
は′Ｈ′となり、この状態は次のクリア信号の到来、す
なわち、位相差が最初に００より大きくなる時点まで継
続する。シフトレジスタ２０の出力ＱＮは、続くフリッ
プ・フロップ２１のデータ入力端子に導かれ、一方微分
回路１６の出力微分パルスはインバータ２２を経由して
フリップ・フロップ２ノのクロック入力端子へ供給され
ており、その結果シフトレジスタ２０の内容はラッチ動
作により取り込まれる。このとき、シフトレジスタ２０
の出力Ｑ ｘ ＝＃ ｌ（Ｉの状態は、第５図で状Ｍ８
Ｎに相当しているから、フリップ・フロップ２１の反転
出力Ｑ＝’Ｈ’ の状態は、状態８０〜８Ｎ−１のいず
れかに対応することになる。
示すものである。入力端子１５より入力されたマンチェ
スタ変調データは微分回路１６において変化点を検出さ
れ、その微分パルスが位相比較回路１９へ導かれる。一
方、入力端子１７より入力された再生クロックＣＫＲは
立ち上がり微分回路１８においてその立ち上がり点を検
出され、その微分パルスが同じく位相比較回路１９へ導
かれる。位相比較回路１９においては、両者の位相差が
検出され、微分回路１６からの微分パルスのうち、微分
回路１８からの微分パルスに対してその位相差が００以
内にあるものは、シフトレジスタ２０へのクロック入力
として、又そうでないものはクリア信号として入力され
る。従って位相差が連続してＮ回以上にわたり００以内
にとどまれば、シフトレジスタ２０のＮ段目の出力ＱＮ
は′Ｈ′となり、この状態は次のクリア信号の到来、す
なわち、位相差が最初に００より大きくなる時点まで継
続する。シフトレジスタ２０の出力ＱＮは、続くフリッ
プ・フロップ２１のデータ入力端子に導かれ、一方微分
回路１６の出力微分パルスはインバータ２２を経由して
フリップ・フロップ２ノのクロック入力端子へ供給され
ており、その結果シフトレジスタ２０の内容はラッチ動
作により取り込まれる。このとき、シフトレジスタ２０
の出力Ｑ ｘ ＝＃ ｌ（Ｉの状態は、第５図で状Ｍ８
Ｎに相当しているから、フリップ・フロップ２１の反転
出力Ｑ＝’Ｈ’ の状態は、状態８０〜８Ｎ−１のいず
れかに対応することになる。
さて、フリップ・フロップ２）の反転出力蚕は端子２３
より入力された８ＹＮＣ信号（ワード同期がとれていな
いとき′Ｈ′）と共にゲート回路２４へ導かれる。この
ゲート回路２４の出力は、ワード同期がとれていなくて
、かつ第５図で状ｌｌ１８ｏ〜８％−ｒのいずれかにあ
るとき′Ｈ′となるから、その反転出力を含めたこれら
の信号はそれぞれ端子２６．２１よりクロック再生回路
Ａにおける擬似クロック再生回路３及びディジタルＰＬ
Ｌ４へ導かれ、動作モードを切り換える。
より入力された８ＹＮＣ信号（ワード同期がとれていな
いとき′Ｈ′）と共にゲート回路２４へ導かれる。この
ゲート回路２４の出力は、ワード同期がとれていなくて
、かつ第５図で状ｌｌ１８ｏ〜８％−ｒのいずれかにあ
るとき′Ｈ′となるから、その反転出力を含めたこれら
の信号はそれぞれ端子２６．２１よりクロック再生回路
Ａにおける擬似クロック再生回路３及びディジタルＰＬ
Ｌ４へ導かれ、動作モードを切り換える。
以上述べた回路動作は第７図の信号波形図に示されてい
る。尚、第７図（Ｊｌ）〜（ｇ）の各波形は第６図の波
形観測点に対応している。同図かられかるように、本実
施例によれば、再生クロックＣＫＲの状態に応じてプロ
テクション・モードの時間帯が従来の方式（第７図（ｆ
ｌ参照）に比べて増大しく第７図ｆｇｌ参照）、結果的
に符号誤り率の改善が期待できる。このことは実験によ
っても確かめられた。実験は第６図に示す制御回路りを
用い、Ｎ＝３、＃０＝４５°と設定して行なった。また
、本発明の効果を具体的に調べるために、５ＹＮＣ＝’
Ｈ’すなわち、従来の方式ではアタック・モードに相当
する場合に対して、従来の方式による符号誤り率と本実
施例の方式を採用したときの符号誤り率をそれぞれ測定
した。その結果、信号対雑音比（８／Ｎ）がＱｄＢ以下
の範囲で従来の方法に比較して７〜１０％の特性改善が
見られ、またＳ／Ｎが悪い程、改善効果のあることも同
時に確かめられた。
る。尚、第７図（Ｊｌ）〜（ｇ）の各波形は第６図の波
形観測点に対応している。同図かられかるように、本実
施例によれば、再生クロックＣＫＲの状態に応じてプロ
テクション・モードの時間帯が従来の方式（第７図（ｆ
ｌ参照）に比べて増大しく第７図ｆｇｌ参照）、結果的
に符号誤り率の改善が期待できる。このことは実験によ
っても確かめられた。実験は第６図に示す制御回路りを
用い、Ｎ＝３、＃０＝４５°と設定して行なった。また
、本発明の効果を具体的に調べるために、５ＹＮＣ＝’
Ｈ’すなわち、従来の方式ではアタック・モードに相当
する場合に対して、従来の方式による符号誤り率と本実
施例の方式を採用したときの符号誤り率をそれぞれ測定
した。その結果、信号対雑音比（８／Ｎ）がＱｄＢ以下
の範囲で従来の方法に比較して７〜１０％の特性改善が
見られ、またＳ／Ｎが悪い程、改善効果のあることも同
時に確かめられた。
本発明は種々変形して実施が可能である。例えば実施例
ではクロック再生回路がアタック・モードとプロテクシ
ョン・モードの２つの動作モードを有するものとして説
明したが、動作モードがさらに多数の場合でも、制御回
路への入力信号を増やす等によってそれらの動作モード
を切り換えることが可能となる。これらは使用目的に合
わせて最適な組み合わせを考えればよい。
ではクロック再生回路がアタック・モードとプロテクシ
ョン・モードの２つの動作モードを有するものとして説
明したが、動作モードがさらに多数の場合でも、制御回
路への入力信号を増やす等によってそれらの動作モード
を切り換えることが可能となる。これらは使用目的に合
わせて最適な組み合わせを考えればよい。
また、第６図に示す制御回路りの構成も単なる一例であ
って、その目的を変更しない範囲で他の任意の構成のも
のを用いることができる。
って、その目的を変更しない範囲で他の任意の構成のも
のを用いることができる。
さらに′Ｎ′及び１００′の選び方１：自由度のあるこ
とは勿論であり、適宜最適化して設定すればよい。
とは勿論であり、適宜最適化して設定すればよい。
このように、本発明によれば比較的簡単な制御回路を付
加することによって、クロック再生回路の動作モードを
より効果的に切り換え、しかして入力マンチェスタ変調
データの位相への追従性に優れ、しかもジッダの少ない
再生クロックを生成せしめ、結果的に符号誤り率を減少
させ得る位相同期回路を提供することが出来る。
加することによって、クロック再生回路の動作モードを
より効果的に切り換え、しかして入力マンチェスタ変調
データの位相への追従性に優れ、しかもジッダの少ない
再生クロックを生成せしめ、結果的に符号誤り率を減少
させ得る位相同期回路を提供することが出来る。
第１図は従来の位相同期回路の一例を示す回路構城図、
第２図はその基本動作を示す信号波形図、第３図は擬似
クロック再生回路の一構成例を示す回路図、第４図は本
発明の一実施例に係る位相同期回路の概略構成図、第５
図は同実施例の動作を説明するための再生クロックの状
態に注目した状態遷移図、第６図は同実施例における制
御回路の具体的構成例を示す回路図、第７図はこの制御
回路の動作を示す信号波形図である。 Ａ・・・クロック再生回路、Ｂ・・・マンチェスタ復号
回路、Ｃ・・・ワード同期回路、Ｄ・・・制御回路、ｌ
・・・マンチェスタ変調データ入力端子、２・・・微分
回路、３・・・擬似クロック再生回路、４・・・ディジ
タルＰＬＬ、６，９・・・ゲート回路、７・・・カクン
タ、８，１ノ・・・インバータ、１３・・・週延回路、
１６．１８・・・微分回路、１９・・・位相比較回路、
２０・・・シフトレジスタ、２１・・・フリップ・フロ
ップ、２２．２５・・・インバータ、２４・・・ゲート
回路。
第２図はその基本動作を示す信号波形図、第３図は擬似
クロック再生回路の一構成例を示す回路図、第４図は本
発明の一実施例に係る位相同期回路の概略構成図、第５
図は同実施例の動作を説明するための再生クロックの状
態に注目した状態遷移図、第６図は同実施例における制
御回路の具体的構成例を示す回路図、第７図はこの制御
回路の動作を示す信号波形図である。 Ａ・・・クロック再生回路、Ｂ・・・マンチェスタ復号
回路、Ｃ・・・ワード同期回路、Ｄ・・・制御回路、ｌ
・・・マンチェスタ変調データ入力端子、２・・・微分
回路、３・・・擬似クロック再生回路、４・・・ディジ
タルＰＬＬ、６，９・・・ゲート回路、７・・・カクン
タ、８，１ノ・・・インバータ、１３・・・週延回路、
１６．１８・・・微分回路、１９・・・位相比較回路、
２０・・・シフトレジスタ、２１・・・フリップ・フロ
ップ、２２．２５・・・インバータ、２４・・・ゲート
回路。
Claims (3)
- （１） マンチェスタ変調データを入力とし、再生ク
ロックを生成する複数の動作モードをもつクロック再生
回路と、このクロック再生回路により生成された再生ク
ロックを用いて前記マンチェスタ変調データよりの元の
ＮＲＺデータを復号するマンチェスタ復号回路と、この
マンチェスタ復号回路より出力されたデータ列に従って
ワード同期信号を出力するワード同期回路と、このワー
ド同期回路より出力されたワード同期信号及び前記再生
クロックの状態に基いて前記クロック再生回路の動作モ
ードを切り換える制御回路とを具備することを特徴とす
る位相同期回路。 - （２） クロック再生回路は、入力されたマンチェス
タ変調データの変化点を検出する微分回路と、この微分
回路より出力された微分パルスな選択する擬似クロック
再生回路と、この選択された微分パルスを基準信号入力
とし、再生クロックを出力するディジタルＰＬＬとから
構成され、上記擬似クロック再生回路及びディジタルＰ
ＬＬがそれぞれ複数の動作モードをもっことを特徴とす
る特許請求の範囲第１項記載の位相同期回路。 - （３）制御回路は、クロック再生回路で生成された再生
クロックと入力されたマンチェスタ変調データとの位相
差を常時検８し、その位相差が連続して所定回数以上設
定値以内にあるときはワード同期の成立の有無にかかわ
らずワード同期、の成立時と同じ制御信号を出力するこ
とを特徴とする特許請求の範囲第１項記載の位相同期回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57060528A JPS58178647A (ja) | 1982-04-12 | 1982-04-12 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57060528A JPS58178647A (ja) | 1982-04-12 | 1982-04-12 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178647A true JPS58178647A (ja) | 1983-10-19 |
| JPH0331025B2 JPH0331025B2 (ja) | 1991-05-02 |
Family
ID=13144895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57060528A Granted JPS58178647A (ja) | 1982-04-12 | 1982-04-12 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178647A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268329A (ja) * | 1988-04-20 | 1989-10-26 | Mitsubishi Electric Corp | 符号変換装置 |
| US11835388B2 (en) | 2015-10-02 | 2023-12-05 | Hamamatsu Photonics K.K. | Light detection device |
-
1982
- 1982-04-12 JP JP57060528A patent/JPS58178647A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01268329A (ja) * | 1988-04-20 | 1989-10-26 | Mitsubishi Electric Corp | 符号変換装置 |
| US11835388B2 (en) | 2015-10-02 | 2023-12-05 | Hamamatsu Photonics K.K. | Light detection device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0331025B2 (ja) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08228147A (ja) | クロック発生器を制御する方法、位相検出器及びｐｌｌ | |
| JP3000334B2 (ja) | デジタル・デコード装置及び方法 | |
| CA1278833C (en) | Synchronizing clock signal generator | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| US4709378A (en) | Arrangement for generating a clock signal | |
| JPS58178647A (ja) | 位相同期回路 | |
| US6487263B1 (en) | Decoding of a biphase modulated bitstream and relative self-synchronizing frequency divider with noninteger ratio | |
| JP2508502B2 (ja) | 復調回路 | |
| JPS5895447A (ja) | クロツク再生回路 | |
| KR900002308B1 (ko) | 자동위상 제어회로 | |
| JPS6345934A (ja) | ビツト同期回路及び方法 | |
| JPH09275396A (ja) | クロック再生回路 | |
| JP2000068991A (ja) | クロック識別再生回路 | |
| US20070147570A1 (en) | Phase detector for data communications | |
| JPH04326219A (ja) | ポインタ処理回路 | |
| JPH0563528A (ja) | 波形歪補正装置 | |
| JPH01240024A (ja) | クロック再生回路 | |
| JPS6096051A (ja) | ビツトタイミング再生方式 | |
| JP2550981B2 (ja) | バイフエ−ズ符号識別再生方式 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JPS63313945A (ja) | ディジタル符号復号装置 | |
| JP2567902B2 (ja) | 位相補正回路 | |
| JPS62133836A (ja) | クロツク再生装置 | |
| JP2003508960A (ja) | 位相ロックループのための位相検出器 | |
| JPH0541703A (ja) | クロツク再生回路 |