JPS58178570A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58178570A JPS58178570A JP6188782A JP6188782A JPS58178570A JP S58178570 A JPS58178570 A JP S58178570A JP 6188782 A JP6188782 A JP 6188782A JP 6188782 A JP6188782 A JP 6188782A JP S58178570 A JPS58178570 A JP S58178570A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- film
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 abstract description 26
- 229910052751 metal Inorganic materials 0.000 abstract description 26
- 239000002253 acid Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract 1
- 229910003086 Ti–Pt Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000010936 titanium Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に高周波帯で動作する電界効果
型トランジスタの構造に関する。
型トランジスタの構造に関する。
化合物半導体はその物理的％徴により、超高周波素子に
多く用いられている。最近、その中でも■−■族２元化
合物半導体であるＧａＡｍを利用した電界効果型トラン
ジスタ（ＦＥＴ）の発展は目ざ鵞しく試作段階から量産
化へと移行しつつある。
多く用いられている。最近、その中でも■−■族２元化
合物半導体であるＧａＡｍを利用した電界効果型トラン
ジスタ（ＦＥＴ）の発展は目ざ鵞しく試作段階から量産
化へと移行しつつある。
しかしながら、さらに高性能でしかも信頼度の高い高周
ｔｌＬ嵩子を歩留り良く、うることが要求されている。
ｔｌＬ嵩子を歩留り良く、うることが要求されている。
このような要求の一つに、電界効果型トランジスタのゲ
ート電極メタルと、ゲートボン外イングパッドメタルと
の接続部における信＠度を上げる事が重要な問題となっ
ている。
ート電極メタルと、ゲートボン外イングパッドメタルと
の接続部における信＠度を上げる事が重要な問題となっ
ている。
従来、 ＧａＡｉｒ１３Ｔのゲートメタルとしてはアル
ミニウム（Ａｔ）、二層構造のチタン・アルミニウム（
Ｔ ｉ −Ａｊ ）、あるいは三層構造のチタン・アル
ミニウム・チタンＣ１−ムｔ−Ｔｉ）といったメタルを
用いており、そのゲートメタルの一部の上に、Ｔｉ−Ｐ
ｔ−Ａｕといったメタルで構成されたゲートポンディン
グパッドを設けるといった構造が、一般的に知られてい
る。
ミニウム（Ａｔ）、二層構造のチタン・アルミニウム（
Ｔ ｉ −Ａｊ ）、あるいは三層構造のチタン・アル
ミニウム・チタンＣ１−ムｔ−Ｔｉ）といったメタルを
用いており、そのゲートメタルの一部の上に、Ｔｉ−Ｐ
ｔ−Ａｕといったメタルで構成されたゲートポンディン
グパッドを設けるといった構造が、一般的に知られてい
る。
従来のＧａＡｓＦＥＴの構造を第１図（ａｌｌ、 （ｂ
）を参照して説明する。同図（ａ）はゲート電極に対し
て直交する方向に切った断面図、（ｂ）は平行する方向
に切った断面図である。同より明らかなように、ＧａＡ
ｓ基板ｌ基板ｌ列上ファ層１１および動作層１２が設け
られ、酸化膜を介してＴｉ層２２．Ｐｔ層２３およびＡ
ｕ層２７を積層したボンディング電極部と、Ｔｉ層２４
およびＡｔ層２５からなるゲ−トメタルとを有する。２
１．２６はＳｔＯ，膜である。
）を参照して説明する。同図（ａ）はゲート電極に対し
て直交する方向に切った断面図、（ｂ）は平行する方向
に切った断面図である。同より明らかなように、ＧａＡ
ｓ基板ｌ基板ｌ列上ファ層１１および動作層１２が設け
られ、酸化膜を介してＴｉ層２２．Ｐｔ層２３およびＡ
ｕ層２７を積層したボンディング電極部と、Ｔｉ層２４
およびＡｔ層２５からなるゲ−トメタルとを有する。２
１．２６はＳｔＯ，膜である。
ここで、ボンディング電極部とゲート電極部との接続部
は同図（ｂ）に詳しく開示されているように段差をもっ
ている。しかし、このような構造を持ったＧＪＩＡＩＦ
ＥＴのゲート電極にバイアスを加えてもバイアスがかか
らない、すなわち電流が流れないという問題がしばしば
生じる。
は同図（ｂ）に詳しく開示されているように段差をもっ
ている。しかし、このような構造を持ったＧＪＩＡＩＦ
ＥＴのゲート電極にバイアスを加えてもバイアスがかか
らない、すなわち電流が流れないという問題がしばしば
生じる。
この原因には２つあり、その１つはゲート電極（Ａｌ一
層２５）形成後にパッシベーション膜である酸化膜２６
が形成されており、この酸化膜をゲートポンディングパ
ッドを形成する際にエツチングして除去しなければなら
ないが、このエツチング時にゲートメタルであるＡ４．
あるいはｒＩの表面基こ酸化物（Ａｌ−０，Ｔ ｉ−０
等）が出来るために、ポンディングパッドメタルと非導
通状態となるためである。
層２５）形成後にパッシベーション膜である酸化膜２６
が形成されており、この酸化膜をゲートポンディングパ
ッドを形成する際にエツチングして除去しなければなら
ないが、このエツチング時にゲートメタルであるＡ４．
あるいはｒＩの表面基こ酸化物（Ａｌ−０，Ｔ ｉ−０
等）が出来るために、ポンディングパッドメタルと非導
通状態となるためである。
もう一つの原因は、ゲートメタルの上にゲートポンディ
ングパッドを重ね合わせるため１段差部分てゲートポン
ディングパッドメタルの段切れが生じ導通しｉこくくな
るためである。しかもこのことは、信頼度的にも問題が
ある。
ングパッドを重ね合わせるため１段差部分てゲートポン
ディングパッドメタルの段切れが生じ導通しｉこくくな
るためである。しかもこのことは、信頼度的にも問題が
ある。
本発明の目的は、上記欠点を解決するために耐酸性のメ
タルで構成され、しかも半導体基板と平担になるように
半導体基板内に埋め込まれたゲートポンディングパッド
部をゲート電極を形成する前ことあらかじめ形成してお
き、その後ゲートポンディングパッド部の一部の上にゲ
ート電極を形成する事により、ゲート電極とゲートポン
ディングパッド部の良好な接続を可能にするＧａＡｓＦ
ＥＴを提供する事にある。
タルで構成され、しかも半導体基板と平担になるように
半導体基板内に埋め込まれたゲートポンディングパッド
部をゲート電極を形成する前ことあらかじめ形成してお
き、その後ゲートポンディングパッド部の一部の上にゲ
ート電極を形成する事により、ゲート電極とゲートポン
ディングパッド部の良好な接続を可能にするＧａＡｓＦ
ＥＴを提供する事にある。
本発明のＧａＡｓＦＥＴによれば、半導体基板全面にＣ
ＶＤ法により酸化膜を成長させた後、フォトレジストを
用いて、ゲートポンディングパッド部のパターニングを
行い、酸化膜をエツチング、続いて半導体基板をエツチ
ングし、さらに一番上の層のメタルが耐酸性のメタルで
構成されたゲートポンディングパッドメタル（Ｔｉ−Ｐ
ｔ）を蒸着法により全面に付着し、フォトレジストを除
去することによりまずポンディングパッドを形成し、そ
の後フォトレジストを用いて、ゲートポンディングパッ
ド部の一部と重なり合うように、ゲート電極のパターニ
ングを行ない、酸化膜をエツチングし、さらに蒸着法に
よりゲートメタル（Ｔｉ−Ａｔ）を全面に付着し、その
後フォトレジストを除去して選択的に所望の部分にのみ
蒸着金属を残す事によりポンディングパッド部の一部の
上にゲート電極メタルが接続されるという構造を得る。
ＶＤ法により酸化膜を成長させた後、フォトレジストを
用いて、ゲートポンディングパッド部のパターニングを
行い、酸化膜をエツチング、続いて半導体基板をエツチ
ングし、さらに一番上の層のメタルが耐酸性のメタルで
構成されたゲートポンディングパッドメタル（Ｔｉ−Ｐ
ｔ）を蒸着法により全面に付着し、フォトレジストを除
去することによりまずポンディングパッドを形成し、そ
の後フォトレジストを用いて、ゲートポンディングパッ
ド部の一部と重なり合うように、ゲート電極のパターニ
ングを行ない、酸化膜をエツチングし、さらに蒸着法に
よりゲートメタル（Ｔｉ−Ａｔ）を全面に付着し、その
後フォトレジストを除去して選択的に所望の部分にのみ
蒸着金属を残す事によりポンディングパッド部の一部の
上にゲート電極メタルが接続されるという構造を得る。
従って本発明によれば、耐酸性のメタルで構成されしか
も半導体基板内に埋め込まれたゲートポンディングパッ
ドの一部の上にゲート電極メタルが接続されるため、接
続部に前述のような酸化物を作る事なく、シかもメタル
の段切れが生ずることなく導通性の良いしかも信頼度の
高いＧａＡｓＦＥＴを得る事が出来る。
も半導体基板内に埋め込まれたゲートポンディングパッ
ドの一部の上にゲート電極メタルが接続されるため、接
続部に前述のような酸化物を作る事なく、シかもメタル
の段切れが生ずることなく導通性の良いしかも信頼度の
高いＧａＡｓＦＥＴを得る事が出来る。
以下本発明の一実施例を図面を参照して、より詳細に説
明する。
明する。
まず、ＧａＡｓＦＲＴに用いられる基板は、半絶縁性基
板１０．バッファ一層１１および動作層１２とからなり
、バッファ一層１１と動作層１２とはメサ状番こ形成さ
れる。この基板上全面に、酸化膜２１ （成長１１＆
： ４５０℃、厚ｇ４ｓｏｏＸ）をｃｖＤ法により形成
する（第２図）。この第２図は第１図（ｂ）に相蟲する
断面図である。
板１０．バッファ一層１１および動作層１２とからなり
、バッファ一層１１と動作層１２とはメサ状番こ形成さ
れる。この基板上全面に、酸化膜２１ （成長１１＆
： ４５０℃、厚ｇ４ｓｏｏＸ）をｃｖＤ法により形成
する（第２図）。この第２図は第１図（ｂ）に相蟲する
断面図である。
次に７オトレジスト（図示せず）で、ゲートポンディン
グパッドのパターニングを行い、酸化膜２１と半導体基
板のバッファ層の一部とをそれぞれエツチングしく半導
体基板のエツチングの深さ＝４００ＯＡ） 、 Ｔ ｔ
２２ ＜ ａすｓ ｚｏｏｏｉ ）とＰｔ２３（厚さ
： ２０００λ）を全面蒸着し、その後フォトレジスト
を除去する（第３図）。
グパッドのパターニングを行い、酸化膜２１と半導体基
板のバッファ層の一部とをそれぞれエツチングしく半導
体基板のエツチングの深さ＝４００ＯＡ） 、 Ｔ ｔ
２２ ＜ ａすｓ ｚｏｏｏｉ ）とＰｔ２３（厚さ
： ２０００λ）を全面蒸着し、その後フォトレジスト
を除去する（第３図）。
更ニ、フォトレジストを用いてポンディングパッド部の
一部と接触するようにゲート電極のパターニングを行い
、酸化膜２１をエツチングしその後、Ｔ１２４Ｃ厚さ：
５ｏｏＸ ）とＡｔ２５（厚さ： ５５００Ａ ）を
全面蒸着し、フォトレジストを除去する（第４図）。
一部と接触するようにゲート電極のパターニングを行い
、酸化膜２１をエツチングしその後、Ｔ１２４Ｃ厚さ：
５ｏｏＸ ）とＡｔ２５（厚さ： ５５００Ａ ）を
全面蒸着し、フォトレジストを除去する（第４図）。
次に、パッシベーション膜としてＣＶＤ法によリウエハ
ー全面番ζ酸化膜２６（成長温度１３１０℃。
ー全面番ζ酸化膜２６（成長温度１３１０℃。
厚さ： ３０００Ａ ）を形成する（第５図）。
この酸化膜成長後に、オーミック接触したソース・ドレ
イン電極（ＡｕＧｅ−Ｐｔ）とその上にＴ１−ｐｔが、
それぞれリフト法により形成される。
イン電極（ＡｕＧｅ−Ｐｔ）とその上にＴ１−ｐｔが、
それぞれリフト法により形成される。
その後、ゲートポンディングパッドよりも一部りｌトさ
いパターンで、しかもゲートポンディングパッドとゲー
ト電極メタルとが接続している部分に重ならないような
パターンで、フォトレジストを用いてパターニングを行
い、酸化膜２６をエツチングしその後Ａｕ２７（厚さ：
２０００Ａ ）を全面蒸着し、フォトレジストを除去
する（第６図）。
いパターンで、しかもゲートポンディングパッドとゲー
ト電極メタルとが接続している部分に重ならないような
パターンで、フォトレジストを用いてパターニングを行
い、酸化膜２６をエツチングしその後Ａｕ２７（厚さ：
２０００Ａ ）を全面蒸着し、フォトレジストを除去
する（第６図）。
８６図には示していないが、ゲートパッド部にＡｕを蒸
着する際にはソースおよびドレイン領域にも同時蕃こＡ
ｕ蒸着を行う。ここで第６図から明らかなように、耐酸
性のメタルで構成されしかも半導体基板内に埋めこまれ
たゲートポンディングパッドの一部の上にゲート電極メ
タルを接続させることにより接続部に酸化物ができるこ
とはなく、しかもメタルの段切れのない、導通のよい電
極配とのようにして製作されたＧｓ＋Ａｉ ＦＨＴと第
１＃ＡＫ示す従来のＧｓ＋ＡｓＦｇＴとを比較した場合
、従来のＦＢＴではゲート−ζバイアスし、導通しない
ものが、約！ＯＸ発生していたが１本発明のＦＩＴでは
ＯＸと皆無になった。
着する際にはソースおよびドレイン領域にも同時蕃こＡ
ｕ蒸着を行う。ここで第６図から明らかなように、耐酸
性のメタルで構成されしかも半導体基板内に埋めこまれ
たゲートポンディングパッドの一部の上にゲート電極メ
タルを接続させることにより接続部に酸化物ができるこ
とはなく、しかもメタルの段切れのない、導通のよい電
極配とのようにして製作されたＧｓ＋Ａｉ ＦＨＴと第
１＃ＡＫ示す従来のＧｓ＋ＡｓＦｇＴとを比較した場合
、従来のＦＢＴではゲート−ζバイアスし、導通しない
ものが、約！ＯＸ発生していたが１本発明のＦＩＴでは
ＯＸと皆無になった。
尚、この本発明は他の半導体装置の配線構造としても十
分適用で者ることが明らかである。
分適用で者ることが明らかである。
１８１図（ＩＩ）と（ｂ）は夫／ｒ ＧａＡｓＦｎＴの
従来の構造を示す断面図である。第２〜第６図は夫々本
発明の一実施例をその工程順に示した断面図である。 １０・・・・・・ＱａＡｓ半絶縁性基板、１１・・・・
・・バッファ一層、１２・・・・・・動作層、２１・・
・・・・酸化膜、２２・・・・・・Ｔｓゲートボンディ
ングパ・ンド部、２３・・・・・・Ｐｔゲートポンディ
ングパッド部、２４・・・・・・、Ｔｉゲート電他、２
５・・・・・・Ａｔゲート電極、２６・・・・・・酸化
膜、２７・・・・・・ムＵ。 ￥１９１（α） イ・１ ！ハ（シ） Ｐｔ ツヤ・／１ン・１
従来の構造を示す断面図である。第２〜第６図は夫々本
発明の一実施例をその工程順に示した断面図である。 １０・・・・・・ＱａＡｓ半絶縁性基板、１１・・・・
・・バッファ一層、１２・・・・・・動作層、２１・・
・・・・酸化膜、２２・・・・・・Ｔｓゲートボンディ
ングパ・ンド部、２３・・・・・・Ｐｔゲートポンディ
ングパッド部、２４・・・・・・、Ｔｉゲート電他、２
５・・・・・・Ａｔゲート電極、２６・・・・・・酸化
膜、２７・・・・・・ムＵ。 ￥１９１（α） イ・１ ！ハ（シ） Ｐｔ ツヤ・／１ン・１
Claims (1)
- 半導体基板の素子領域から引き出された第１の電極と、
咳第１の電極と接続され、前記半導体基板内に形成され
た第２の電極と、この第２の電極と接続され表面に外部
電極接続領域が設けられた第３の電極とを有することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6188782A JPS58178570A (ja) | 1982-04-14 | 1982-04-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6188782A JPS58178570A (ja) | 1982-04-14 | 1982-04-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178570A true JPS58178570A (ja) | 1983-10-19 |
Family
ID=13184099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6188782A Pending JPS58178570A (ja) | 1982-04-14 | 1982-04-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178570A (ja) |
-
1982
- 1982-04-14 JP JP6188782A patent/JPS58178570A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614762A (en) | Field effect transistors having comb-shaped electrode assemblies | |
| JP2001015526A (ja) | 電界効果トランジスタ | |
| JP2002217425A (ja) | 半導体装置用電極、半導体装置及びその製造方法 | |
| JPS58178570A (ja) | 半導体装置 | |
| JPS6155969A (ja) | 半導体装置およびその製造方法 | |
| JP2591480B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11307552A (ja) | 半導体素子 | |
| JPH05152340A (ja) | 電界効果トランジスタ | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JPS6159782A (ja) | 半導体装置 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPH04186640A (ja) | 半導体装置の製造方法 | |
| JPS59132680A (ja) | 化合物半導体装置 | |
| JP2817191B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0497528A (ja) | 半導体装置及びその製造方法 | |
| JPH04298047A (ja) | 高周波用半導体装置 | |
| JPS6173381A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62237746A (ja) | 半導体集積回路 | |
| JPS624377A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05136347A (ja) | 化合物半導体集積回路及びその製造方法 | |
| JPS61204984A (ja) | 電解効果トランジスタおよびその製造方法 | |
| JPH04372130A (ja) | 半導体装置の製造方法 | |
| JPS62118582A (ja) | 半導体装置の製造方法 | |
| JPH05152338A (ja) | 化合物半導体装置 | |
| JPH0328061B2 (ja) |