JPS58175926A - 出力回路の保護方法 - Google Patents
出力回路の保護方法Info
- Publication number
- JPS58175926A JPS58175926A JP57056190A JP5619082A JPS58175926A JP S58175926 A JPS58175926 A JP S58175926A JP 57056190 A JP57056190 A JP 57056190A JP 5619082 A JP5619082 A JP 5619082A JP S58175926 A JPS58175926 A JP S58175926A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- output circuit
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マグネット、ランプ等の負荷に対して駆動用
の電源を印加するスイッチング素子を備ええ出力回路の
保裏方法に関するものである。
の電源を印加するスイッチング素子を備ええ出力回路の
保裏方法に関するものである。
例えば、自動車等の車内布線においては、布線作業時に
おける係止金具の布線に対する喰い込み、を九は、縫部
変化による布線の絶縁劣化等によシ、負荷を含む回路に
短絡を生ずることがあり、これを知らずに負荷に対して
電源を印加すると、出力回路へ大電流が通じ、出力回路
のスイッチング素子が容品に破壊する欠点を生じている
。
おける係止金具の布線に対する喰い込み、を九は、縫部
変化による布線の絶縁劣化等によシ、負荷を含む回路に
短絡を生ずることがあり、これを知らずに負荷に対して
電源を印加すると、出力回路へ大電流が通じ、出力回路
のスイッチング素子が容品に破壊する欠点を生じている
。
本発明は、従来のか＼る欠点を根本的に解消する目的を
有し、出力回路のスイッチング素子をオンとし、負荷に
対して電源を印加のうえ、負荷の端子電圧を監視し、端
子電圧が所定の電圧以上に上昇しないときには、スイッ
チング素子を直ちにオフとしてこれを破壊から保護する
ものとした極めて効果的な出力回路の保護方法を提供す
るものである。
有し、出力回路のスイッチング素子をオンとし、負荷に
対して電源を印加のうえ、負荷の端子電圧を監視し、端
子電圧が所定の電圧以上に上昇しないときには、スイッ
チング素子を直ちにオフとしてこれを破壊から保護する
ものとした極めて効果的な出力回路の保護方法を提供す
るものである。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１−の回路図においては、マイクロプロセッサ、メモ
リおよび入出力ポート等からなる制御部ＣＴが設けてあ
り、これの入出カポ−）Ｐｔがら制御信号が１Ｈ“（高
レベル）として送出されると、これが直列抵抗器Ｒ１を
介してトランジスタＱ！のベースへ印加され、トランジ
スタＱ１がオンとなるため、これのコレクタが直列抵抗
器Ｒ８を介シテヘースへ接続されたトランジスタＱ！の
べ−スが共通回路へ接続され、トランジスタＱ１もオン
となることによシ、これのコレクタへ直列に接続された
負荷ＲＬに対し、出力端子ＯＵＴを介して電＃Ｖ ｍが
印加きれ、マグネット、ランプ等の負荷ＲＬが駆動され
るものとなっている。
リおよび入出力ポート等からなる制御部ＣＴが設けてあ
り、これの入出カポ−）Ｐｔがら制御信号が１Ｈ“（高
レベル）として送出されると、これが直列抵抗器Ｒ１を
介してトランジスタＱ！のベースへ印加され、トランジ
スタＱ１がオンとなるため、これのコレクタが直列抵抗
器Ｒ８を介シテヘースへ接続されたトランジスタＱ！の
べ−スが共通回路へ接続され、トランジスタＱ１もオン
となることによシ、これのコレクタへ直列に接続された
負荷ＲＬに対し、出力端子ＯＵＴを介して電＃Ｖ ｍが
印加きれ、マグネット、ランプ等の負荷ＲＬが駆動され
るものとなっている。
また、負荷ＲＬの端子電圧ＶＬは、抵抗器Ｒ３，Ｒ４に
より分圧されたうえ、比較器ＣＰの比較入力へ与えられ
ていると共に、比４！Ｉ２器ＣＰの基準入力には、基準
電圧ｖｒが与えられておｐＸ端子電圧ＶＬが所定の電圧
以上となれば、比較器ｃｐが比較出力を生へ制御部ＣＴ
の入出力ボートＰ意へ与えるものとなっている。
より分圧されたうえ、比較器ＣＰの比較入力へ与えられ
ていると共に、比４！Ｉ２器ＣＰの基準入力には、基準
電圧ｖｒが与えられておｐＸ端子電圧ＶＬが所定の電圧
以上となれば、比較器ｃｐが比較出力を生へ制御部ＣＴ
の入出力ボートＰ意へ与えるものとなっている。
一方、制御部ＣＴは、メモリへ格納された命令を実行し
、第２図の７０−テヤートに示す制御動作を行なうもの
となっておＣＸ１ず、「ｐｌ−％Ｈ１」により入出力ボ
ートＰ１から％ ＨＩの制御信号を送出し、比較器ｃｐ
による端子電圧Ｖｔ、に対する監視結果が、所定電圧以
上の％Ｈ′であるか否かを入出カポ−） Ｐ２への比較
出力に応じ「ＶＬ＝’Ｈ’？」により判断のうえ、これ
がＹＥＳであれば正常として「Ｐ１＝％１４１Ｊを継続
する。
、第２図の７０−テヤートに示す制御動作を行なうもの
となっておＣＸ１ず、「ｐｌ−％Ｈ１」により入出力ボ
ートＰ１から％ ＨＩの制御信号を送出し、比較器ｃｐ
による端子電圧Ｖｔ、に対する監視結果が、所定電圧以
上の％Ｈ′であるか否かを入出カポ−） Ｐ２への比較
出力に応じ「ＶＬ＝’Ｈ’？」により判断のうえ、これ
がＹＥＳであれば正常として「Ｐ１＝％１４１Ｊを継続
する。
これに対し、負荷Ｒｔ、への布線が例えば金属製の隔壁
Ｆと短絡を生ずれば、「Ｐｘ＝％Ｈ″」としても端子電
圧ＶＬが所定の電圧へ達しないため、「ＶＬ＝覧Ｈ′？
」がＮＯとなる。
Ｆと短絡を生ずれば、「Ｐｘ＝％Ｈ″」としても端子電
圧ＶＬが所定の電圧へ達しないため、「ＶＬ＝覧Ｈ′？
」がＮＯとなる。
すると、ｒｖＬ＝’Ｈ’」のＮＯでは、 トランジスタ
Ｑ２の破壊を阻止するため、直ちに「Ｐ ｓ −１ｋ
Ｌ ＃（低レベル）」トし、トランジスタＱ２をオフと
したうえ、入出カポ−）Ｐｉがら警報信号ｒＡＬ送出」
を行ない、負荷ＲＬの回路に異常の生じたことを報知す
る。
Ｑ２の破壊を阻止するため、直ちに「Ｐ ｓ −１ｋ
Ｌ ＃（低レベル）」トし、トランジスタＱ２をオフと
したうえ、入出カポ−）Ｐｉがら警報信号ｒＡＬ送出」
を行ない、負荷ＲＬの回路に異常の生じたことを報知す
る。
したがって、負荷ＲＬを含む回路に短絡または絶縁低下
等を生ずれば、一旦トランジスタＱ２がオンとなった後
、直ちにオフへ転するものとなり、過大電流々通による
トランジスタＱｇの破壊発生が阻止され、トランジスタ
Ｑｚを含む出力回路の保繰が達せられる。
等を生ずれば、一旦トランジスタＱ２がオンとなった後
、直ちにオフへ転するものとなり、過大電流々通による
トランジスタＱｇの破壊発生が阻止され、トランジスタ
Ｑｚを含む出力回路の保繰が達せられる。
７’ｔ Ｍ Ｌ、瞬間的にせよトランジスタＱ２にＦｉ
過大電流が通ずるため、瞬間的な過大電流に十分耐え得
るものをトランジスタＱｔとして使用しなければならな
い。
過大電流が通ずるため、瞬間的な過大電流に十分耐え得
るものをトランジスタＱｔとして使用しなければならな
い。
なお、第１図の構成は、電源Ｖｍの極性に応じ、トラン
ジスタＱｓ ＃Ｑ！の導電極性を反対としてもよく、条
件によっては、トランジスタＱ１を省略し、あるいは、
比較器ＣＰの代夛に定電圧ダイオード、シュミット・ト
リガ回路等を用いても同様であり、トランジスタＱ ！
＋ Ｑ ｔＯ代夛にサイリスタ等のスイッチング素子を
用いることもできる。
ジスタＱｓ ＃Ｑ！の導電極性を反対としてもよく、条
件によっては、トランジスタＱ１を省略し、あるいは、
比較器ＣＰの代夛に定電圧ダイオード、シュミット・ト
リガ回路等を用いても同様であり、トランジスタＱ ！
＋ Ｑ ｔＯ代夛にサイリスタ等のスイッチング素子を
用いることもできる。
また、場合によっては、警報信号ＡＬＯ送出を省略して
もよく、制御部ＣＴを各稽論ｇＡ回路の組み合せにより
構成してもよい等、本発明は種々の変形が自在である。
もよく、制御部ＣＴを各稽論ｇＡ回路の組み合せにより
構成してもよい等、本発明は種々の変形が自在である。
以上のａ明によシ明らかなとおシ本発明によれば、負荷
回路に短絡またけ絶縁の低下を生じても、スイッチング
素子の破壊が確実に阻止されるため、各種の負荷を駆動
する出力回路において顕著な効果が得られる。
回路に短絡またけ絶縁の低下を生じても、スイッチング
素子の破壊が確実に阻止されるため、各種の負荷を駆動
する出力回路において顕著な効果が得られる。
図は本発明の実施例を示し、第１図は回路図、第２図は
制御部の動作を示す７０−テヤートである。 ＲＬ １１＋１・・負荷、Ｑｔ 、Ｑｔ・−・・トラン
ジスタ（スイッチング素子）、ＣＴ−・・―制御部、Ｃ
Ｐ・・・・比較器、Ｒ１−Ｒ４・・・・抵抗器、Ｖｍ
・・・・電源、ｖＬ ・・・・端子電圧。 特許出願人 新日本電気株式会社 代理人 山川政樹０９・１名）
制御部の動作を示す７０−テヤートである。 ＲＬ １１＋１・・負荷、Ｑｔ 、Ｑｔ・−・・トラン
ジスタ（スイッチング素子）、ＣＴ−・・―制御部、Ｃ
Ｐ・・・・比較器、Ｒ１−Ｒ４・・・・抵抗器、Ｖｍ
・・・・電源、ｖＬ ・・・・端子電圧。 特許出願人 新日本電気株式会社 代理人 山川政樹０９・１名）
Claims (1)
- 負荷に対して駆動用の電源を印加するスイッチング素子
を備える出力回路において、前記スイッチング素子をオ
ンとし前記負荷に対して電源を印加のうえ、前記負荷の
端子電圧を監視し、該端子電圧が所定の電圧以上に上昇
しないときに前記スイッチング素子をオフとして保損す
ることを特徴とじ九出力回路の保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57056190A JPS58175926A (ja) | 1982-04-05 | 1982-04-05 | 出力回路の保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57056190A JPS58175926A (ja) | 1982-04-05 | 1982-04-05 | 出力回路の保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58175926A true JPS58175926A (ja) | 1983-10-15 |
Family
ID=13020185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57056190A Pending JPS58175926A (ja) | 1982-04-05 | 1982-04-05 | 出力回路の保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175926A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842528A (en) * | 1987-03-27 | 1989-06-27 | Amp Incorporated | Solder post retention means |
| JPH02262821A (ja) * | 1989-02-28 | 1990-10-25 | Rinnai Corp | スイッチング回路の安全装置 |
| US5071372A (en) * | 1990-11-30 | 1991-12-10 | Amp Incorporated | Connector with contact spacer plate having tapered channels |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5733368A (en) * | 1980-08-07 | 1982-02-23 | Toshiba Corp | Fault detector |
-
1982
- 1982-04-05 JP JP57056190A patent/JPS58175926A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5733368A (en) * | 1980-08-07 | 1982-02-23 | Toshiba Corp | Fault detector |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842528A (en) * | 1987-03-27 | 1989-06-27 | Amp Incorporated | Solder post retention means |
| JPH02262821A (ja) * | 1989-02-28 | 1990-10-25 | Rinnai Corp | スイッチング回路の安全装置 |
| US5071372A (en) * | 1990-11-30 | 1991-12-10 | Amp Incorporated | Connector with contact spacer plate having tapered channels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2504586B2 (ja) | 接地外れ保護回路を有する電子回路装置 | |
| JP3123261B2 (ja) | グロープラグ制御装置 | |
| US3562611A (en) | Static switching controllers for effecting repetitive connection to and disconnection from an inductive load of a dc source | |
| JPS58175926A (ja) | 出力回路の保護方法 | |
| KR970068081A (ko) | 직류전원회로 | |
| JPH1070897A (ja) | 直流電動機の制御回路 | |
| JPH09322390A (ja) | 過電圧保護回路 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPS614489A (ja) | 直流電動機制御装置の保護装置 | |
| JPS5950710A (ja) | 過電流保護回路 | |
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| JPS5950712A (ja) | 負荷短絡保護回路 | |
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JP2006271039A (ja) | 突入電流保護装置 | |
| JPS6073720A (ja) | ランダムアクセスメモリのスタンバイモ−ド切替回路 | |
| JP3411072B2 (ja) | 直流電源装置の過電圧保護回路 | |
| JPS61262029A (ja) | 過電圧保護装置 | |
| KR860002286Y1 (ko) | 과전압 보호 회로 | |
| JPH0523747U (ja) | 過電圧保護回路 | |
| JPH0724907Y2 (ja) | 入力保護回路 | |
| SU1117825A1 (ru) | Усилитель мощности | |
| JPS5826561B2 (ja) | ゾウフクキ | |
| JPS59220073A (ja) | スイツチング電源制御回路 | |
| JPH04101613A (ja) | 故障表示回路 | |
| JPH0863241A (ja) | 電源装置の過電流保護回路 |