JPS58170059A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58170059A
JPS58170059A JP5311182A JP5311182A JPS58170059A JP S58170059 A JPS58170059 A JP S58170059A JP 5311182 A JP5311182 A JP 5311182A JP 5311182 A JP5311182 A JP 5311182A JP S58170059 A JPS58170059 A JP S58170059A
Authority
JP
Japan
Prior art keywords
aluminum
melting point
high melting
film
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5311182A
Other languages
English (en)
Inventor
Minoru Inoue
実 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5311182A priority Critical patent/JPS58170059A/ja
Publication of JPS58170059A publication Critical patent/JPS58170059A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は半導体装置に関する。詳しくは、融点が高(、
抵抗率の小さい材料からなる電極・配線を有する半導体
装置に関する。更に詳しくは、融点が高(、抵抗率の小
さい材料からなる多層配線を有する半導体装置に関する
(2)技術の背景 従来半導体装置の電極・配線にはアルミニウム(At 
)が使われて−また。その理由としては、(イ)抵抗が
小さいこと、(ロ)堆積・成長速度(以下グロース・レ
ートという。)が大きいこと、(ハ)パターニングが容
易である、(ニ)シリコン半導体基板とオーミック・コ
ンタクトをとり易いことがあげられる。
ところで、高集積度の半導体装置を製造するには、多層
配線が望ましい方法であり、そのためには、第1層配線
を形成したのち、その上に第2層以降の配線、絶縁を順
次形成することが必要であり、この工程においては高温
工程が必須となる。
ところが、アルミニウム(AI)は高温工程においては
溶融してしまい採用不可能である。そこで、モリブデン
(Mo)又はモリブデンシリサイド(Af。
Si2 )  に代表される高融点金属又はその硅化物
の薄膜がアルミニウム配線にかわって用いられるように
なりできている。
(3)従来技術と問題点 しかしながらモリブデン(Mo)は900℃で昇華し且
つ強酸に弱(前処理ができない等の問題があり、従って
、上記の高融点金属又はその硅化物等の化合物にも改良
の余地がある。その理由としては、(イ)抵抗率が大き
いこと、(ロ)シリコン基板とのオーミックコンタクト
が完全に実現されず、接触抵抗が大きく、そのため多結
晶シリコン(PolySi)などよりなるバッファーを
介在させる必要があること、(ハ)グロース・レートが
小さいことがあげられる。
(4)発明の目的 本発明の目的は、(イ)バルクとしての抵抗率が小さり
、(ロ)シリコン基板とオーミックコンタクトを形成し
やすく、(ハ)高融点を持ち、以後の高温工程を許し、
(ニ)グロース・レートの大きい材料よりなる電極・配
線を有する半導体装置を提供すること1   にある。
(5)発明の構成 本発明の構成は、高融点金属とアルミニウム(AI)と
の金属間化合物よりなる電極・配線を有するこトニある
。特に前記の高融点金属として、チタン(Ti)、ジル
コン(Zr)、ニオブ(Nb)、タンタル(Ta) 、
モリブデン(Mo) 、タングステン(W)等とし、電
極・配線材料とされる金属間化合物はチタン−アルミニ
ウム化合物(TiAl @1TiAI) 、ジルコン−
アルミニウム化合物(ZrAI2)、ニオブ−アルミニ
ウム化合物(NbAl s、 Nb、AI) 、タンタ
ル−アルミニウム化合物(TaAl、、Ta2AI) 
、モリブデン−アルミニウム化合物(MosAl ) 
、タングステン−アルミニウム化合物(WA14)等と
することにある。第1表に上記金属間化合物と参考のた
め196Si−AI金合金モリブデンシリサイド(Mo
8i 2 )、のバルクとしての抵抗率および融点の各
々の値を示した。この表からも明らかなように、本発明
に含まれる金属間化合物は、前述の電極・配線材料であ
るモリブデンシリサイド(Motif )にいずれ:、
1−・ の点においても勝っており、多層配線を有する半導体装
置の電極・配線材料としては、極めてすぐれていること
が確認された。さらに、同一の高融第  1  表  
 ′      −化 合 物 、抵抗率(μΩc1.
n)、  融点(1)TiAl ”       28
     1450’lv Al 2      29
     165ObAIs NbsAI・   °′”°”。
4 ’raAls       ・ ”°°。
10   .11500 Ta2AI MO3AI   ゛ °゛′”°。
91.14  ・1、−’  5.5  2”°。
4、4      1330 AI−8+(196)     2.8     66
0点金楓からなる異種の化合物については、アルミニウ
ム(AI)の含有率の高いものの方が、抵抗率が小さい
事及び後述のスパッタ成長方式の場合、高純度の薄膜が
形成でき更に、下地Siとオーミックコンタクトをとり
易いという理由で、本発明の目的を満足するの、により
有効である。(例えば、TiAl gとTiAlとで 又、これらの金属間化合物の製法としては、スパッタ成
長法を使用することが有利であるが、必ずしもこ?方法
に限定されるものではない。−バッタ成長法−使ツする
場合、ターゲラ  。
融点金属よりな一ターゲット呂アルミニウム(AI)よ
りなる夕ゲットとの2個の別々のターゲットを使用して
妓方の電極 合ト、コレらの高融点金属とアルミニウム(A1)とを
適切な分割比に含有する1個のターゲットを使用する場
合とがあるが、ターゲットとウェーハとの距離を短縮 りうるという点で後者の方法が!ぶれてモミる。融点の
低いAIはTi等のメタルに比べて高純度にし易9%の
純度に対し、99.9999 %迄に精製できる事が一′要である。更に、従来のモリ
ブデンシリアイド(Mn3jlは員産的にはMo及び8
iの独立した2個のターゲットに適当な比で一力をmt
iaシて薄膜として形成される事が多い。この場合、8
iターゲツトは不純物を多量に添加して抵抗を下げ(1
0〜10  Ωcan )で、熱伝導を改善しているが
、それでも高電圧を印加すると、温度分布のため割れる
事が多い。従ってこのような方法ではグo −x a 
L/−) (Growth Rate)は基本的に太き
(とる事が出来ない。一方、本発明では、高融点金属及
びA1共に、高電圧に対してターゲットは安定であるた
め高速成長が可能である。
又、下地Siとの反応を考慮して、高融点金属又はアル
ミニウム中に適当な量のSiを予め添加しておく事も有
効である。この場合の8iの添加量の範囲として、1〜
30〔%〕が効果的である。
(6)発明の実施例 以下図面を参照しつつ、本出願の一実施例に係る半導体
装置の製造方法について説明し、本発明の禍成と特有の
効果とを明らかにする。
−例として上記に例示せる高融点金属とアルミニウム(
A1)との金属間化合物のうち、チタン−1アルミニウ
ム化合物(TiAl3)を用いてM U S型のダイナ
ミックメモリーのセル部の配線を形成する場合について
述べる。第1図乃至第3図は本発明の一実施例を説明す
る工程断面図である。
第1図は、Po1y−8iをQa t 14 電極に用
いたMUSダイナミックメモリーのセル部の構造を示し
たものであり、周知の製造工程に従ってワード線用のp
oly−8iゲート電極が形成されている。ここで1は
P型基板84.2−aはフィールド酸化膜、2−すはゲ
ート酸化膜、3−aはキャパシター用Po1y−8i、
3−bはトランジスター用Po1y−8i電極である。
4はn型拡散層である。
次に、層間絶縁膜であるPaG5を形成し、食刻工程を
経て、不要な部分を除去する。次に、ビット線用の前述
の高融点金属とアルミの化合物の薄膜6をアルミニウム
(AI)とチタン(Ti)とが1:6.5の分割比から
なるターゲットを使用し、スハッタ成長法によってチタ
ン−アルミニラA化合物(TiAIg)からなる薄膜6
を形成する。(第2図) 更に、カバー用酸化膜7を形成し、所定の食刻工程を経
た後、2層目のAl−8i合金薄膜8が形成される。(
図3) 中のA−A’線の断面の形状が第3図で示されたことに
なる。
(力発明の詳細 な説明せるとおり、本発明によれば、バルクとしての抵
抗が小さく、シリコン基板とオーミックコンタクトを形
成しやす(、したがって接触抵抗が小さく、高い融点を
持ち、グロース・レートの大きい材料からなる電極・配
線を有する半導体装置を提供することができる。
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例を説明する工程断
面図、第4図は第3図に示される構造の上面図である。 1・・・・・・P型基板Si、2−a・・・・・・フィ
ールド酸化膜、2−b・・・・・・ゲート酸化膜、3−
a・・・・・・キャパシター用Po1y−8i、 3−
 b = )ランシスター用Po1ySill極、 4
・・・・・・n型拡散層、5・・・・・・P、8G。 6・・・・・・Ti−Alの化合物膜、7・・・・・・
カバー用酸化膜、8・・・・・・AI −8i合金膜。 22

Claims (2)

    【特許請求の範囲】
  1. (1)高融点金属とアルミニウムとの金属間化合物より
    なる電極・配線を有する半導体装置。
  2. (2)前記高融点金属とアルミニウムとの金属間化合物
    は、チタン−アルミニウム化合物、ジルコン7 /L/
    ミニウム化合物、ニオブ−アルミニウム化合物、タンタ
    ル−アルミニウム化合物、モリブデン−アルミニウム化
    合物、タングステン−アルミニウム化合物から選択され
    てなる特許請求の範囲第1項記載の半導体装置。
JP5311182A 1982-03-31 1982-03-31 半導体装置 Pending JPS58170059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5311182A JPS58170059A (ja) 1982-03-31 1982-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5311182A JPS58170059A (ja) 1982-03-31 1982-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS58170059A true JPS58170059A (ja) 1983-10-06

Family

ID=12933680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5311182A Pending JPS58170059A (ja) 1982-03-31 1982-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS58170059A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5384464A (en) * 1976-12-29 1978-07-25 Ibm Schottky barrier contacting device
JPS5390777A (en) * 1977-01-20 1978-08-09 Toshiba Corp Semiconductor device and its production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5384464A (en) * 1976-12-29 1978-07-25 Ibm Schottky barrier contacting device
JPS5390777A (en) * 1977-01-20 1978-08-09 Toshiba Corp Semiconductor device and its production

Similar Documents

Publication Publication Date Title
US6451135B1 (en) High-purity copper sputtering targets and thin films
JPS62287641A (ja) 半導体装置
JPH08274173A (ja) 集積回路の金属化層の間の反応をできるだけ小さくするための拡散障壁体3重層
JPH1098011A (ja) 半導体装置及びその製造方法
JPS5823952B2 (ja) シヨツトキ−障壁装置
JPS6343349A (ja) 多層薄膜配線及びその形成方法
US5013526A (en) Superconducting alloys comprising tungsten, molybdenum, silicon and oxygen
JP3315211B2 (ja) 電子部品
JPS58170059A (ja) 半導体装置
JPS584975A (ja) 半導体装置の製造方法
JPS5843573A (ja) バイポ−ラトランジスタ
JPS6232610A (ja) 半導体装置の製造方法
JPH08293581A (ja) 強誘電体薄膜キャパシタ
JPH0355829A (ja) 半導体装置の製造方法
JPS62136018A (ja) 半導体装置の製造方法
JPH04256313A (ja) 半導体装置の製造方法
JPH0140511B2 (ja)
JP2000003884A (ja) 半導体装置およびその製造方法
JP3237917B2 (ja) 半導体素子の製造方法
JPS63316477A (ja) 半導体装置およびその製造方法
JPS62219921A (ja) 半導体装置
JPS61196554A (ja) 半導体集積回路装置
JPH04315427A (ja) 半導体装置の製造方法
JPH02235372A (ja) 半導体装置とその製造方法
KR100454629B1 (ko) 반도체소자의도전배선형성방법