JPS58168158A - テストプログラムの実行制御方式 - Google Patents
テストプログラムの実行制御方式Info
- Publication number
- JPS58168158A JPS58168158A JP57050074A JP5007482A JPS58168158A JP S58168158 A JPS58168158 A JP S58168158A JP 57050074 A JP57050074 A JP 57050074A JP 5007482 A JP5007482 A JP 5007482A JP S58168158 A JPS58168158 A JP S58168158A
- Authority
- JP
- Japan
- Prior art keywords
- test program
- error
- error information
- test
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、情報処理装置のテストプログラムの実行制御
方式に関し、特にテストプログラムが作成された後に装
置版数が変頁されたときに４、既存のテストプログラム
を用いて装置の試験ができるようＫしたテストプログツ
ムの実行制御方式に関する。
方式に関し、特にテストプログラムが作成された後に装
置版数が変頁されたときに４、既存のテストプログラム
を用いて装置の試験ができるようＫしたテストプログツ
ムの実行制御方式に関する。
（２）技術の背景
情報処ｆｆｉ装置を製造し工場から出荷するとき、所定
の品質保証のためテストプログラムにより装置を動作さ
せ不良点を排除している。このテストプログラムは装置
の出荷先すなわちユーザにおいても装置の正常性を確認
するための保守プログラムとし′て使用されている。
の品質保証のためテストプログラムにより装置を動作さ
せ不良点を排除している。このテストプログラムは装置
の出荷先すなわちユーザにおいても装置の正常性を確認
するための保守プログラムとし′て使用されている。
ところが、装置に部分的にでも改造を加えたとき、すな
わち装置版数を変災し九ときには装置版数とテストプロ
グラムの版数とが一致せず、テストプログラムの実行に
よってエラーを検出したときにも、装置障害によるエラ
ーか版数相違によるエラーなのかの区別がつかないこと
が多い。また、ある情報処理装置ＫＩＩＬ全てのユーザ
において同時に同一版数のものが出荷されていることは
少なく、はとんどの場合ユーザ毎に装置板数が異なって
いる。
わち装置版数を変災し九ときには装置版数とテストプロ
グラムの版数とが一致せず、テストプログラムの実行に
よってエラーを検出したときにも、装置障害によるエラ
ーか版数相違によるエラーなのかの区別がつかないこと
が多い。また、ある情報処理装置ＫＩＩＬ全てのユーザ
において同時に同一版数のものが出荷されていることは
少なく、はとんどの場合ユーザ毎に装置板数が異なって
いる。
（３）従来技術と問題点
従来、テストプログラムが格納畜れている媒体に、装置
版数の相異によるエラーが出力されない、ように、いわ
ゆるパッチ等の処理により該テストプログラムの部分的
変更を個々のユーザー側圧おいて行なうか、あるい絋、
各ハード版数ごとにテストプログラムを作ｐ１．各々の
ハードウェアの版数に対応するテストプログラムを用い
てハードウェアのテストを行なっていた。
版数の相異によるエラーが出力されない、ように、いわ
ゆるパッチ等の処理により該テストプログラムの部分的
変更を個々のユーザー側圧おいて行なうか、あるい絋、
各ハード版数ごとにテストプログラムを作ｐ１．各々の
ハードウェアの版数に対応するテストプログラムを用い
てハードウェアのテストを行なっていた。
しかしながら、これらの従来形において、前者の方法は
ハードウェアの改造がある九びに媒体上に記憶されたプ
ログラムにバッチをかける必要があるとともに１バツチ
による修正１１部分的修正のみが可能であるため、ハー
ドウェアの改造に完全に対応することができず、またユ
ーザー側において多くの手間を要するという不都合があ
う九。また、後者の方法において株、各ハードウェアの
版数ごとにテストプログラムを作成して保存しなければ
ならず、テストプログラムの種類がきわめて多くなりか
つ、各テストプログラムの管理が複雑になるという不都
合があった。
ハードウェアの改造がある九びに媒体上に記憶されたプ
ログラムにバッチをかける必要があるとともに１バツチ
による修正１１部分的修正のみが可能であるため、ハー
ドウェアの改造に完全に対応することができず、またユ
ーザー側において多くの手間を要するという不都合があ
う九。また、後者の方法において株、各ハードウェアの
版数ごとにテストプログラムを作成して保存しなければ
ならず、テストプログラムの種類がきわめて多くなりか
つ、各テストプログラムの管理が複雑になるという不都
合があった。
（４）発明の目的
本発明の目的は、前述の従来形における問題点に鑑み、
テストプログラムの実行制御方式において、試験対象情
報処理装置が正常な場合に所定のプログラムを実行して
エラー情報を記憶しておくという構想に基き、既存のテ
ストプログラムを用いてもハードウェアの版数を意識す
ることなく該テストプログラムを実行してハードウェア
の試験を行うことができるようにすることにある。
テストプログラムの実行制御方式において、試験対象情
報処理装置が正常な場合に所定のプログラムを実行して
エラー情報を記憶しておくという構想に基き、既存のテ
ストプログラムを用いてもハードウェアの版数を意識す
ることなく該テストプログラムを実行してハードウェア
の試験を行うことができるようにすることにある。
（５）発明の構成
そしてこの目的秩本発明によれば、情報処理装置の試験
および保守に用いるテストプログラムの実行制御方式に
おいて、テストプログラムの実行モードとして、エラー
情報収集毫−ドおよびエラー情報比板モードを設け、情
報処理装置がエラー情報収集モードでテストプログラム
を実行したと１のエラー情報を予め記憶しておき、エラ
ー情報比較モードでテストプログラムを実行したときの
エラー情報と前記エラー情報収集モードで実行したとき
に記憶しておいたエラー情報とを比較し、一致するか否
かにより試験対象情報処理装置が正常であるか否かを判
断することを特徴とするテストプログラムの実行制御方
式を提供することによって達成される。
および保守に用いるテストプログラムの実行制御方式に
おいて、テストプログラムの実行モードとして、エラー
情報収集毫−ドおよびエラー情報比板モードを設け、情
報処理装置がエラー情報収集モードでテストプログラム
を実行したと１のエラー情報を予め記憶しておき、エラ
ー情報比較モードでテストプログラムを実行したときの
エラー情報と前記エラー情報収集モードで実行したとき
に記憶しておいたエラー情報とを比較し、一致するか否
かにより試験対象情報処理装置が正常であるか否かを判
断することを特徴とするテストプログラムの実行制御方
式を提供することによって達成される。
（６）発明の実施例
以下、図面を用いて本発明の詳細な説明する。
第１図は、本発明の１実施例に係る方式を実施するため
の装置の１例を示す。同図において、１［被試験情報処
理装置、２は主記憶装置、３はサービスプロセサ、４は
例えばフロッピディスク装置のような補助記憶装置、５
はラインプリンタ、６はディスプレイ装置、７は操作卓
である。また、サービスプロセサ３は、エラーコード設
定用レジ′スタ８、モード設定用レジスタ９、比較部１
０゜表示制御部１１、ゲート１２およびエラーデータメ
モリ１３を具備する。
の装置の１例を示す。同図において、１［被試験情報処
理装置、２は主記憶装置、３はサービスプロセサ、４は
例えばフロッピディスク装置のような補助記憶装置、５
はラインプリンタ、６はディスプレイ装置、７は操作卓
である。また、サービスプロセサ３は、エラーコード設
定用レジ′スタ８、モード設定用レジスタ９、比較部１
０゜表示制御部１１、ゲート１２およびエラーデータメ
モリ１３を具備する。
上述の情報処理システムの動作を第２図を参照して説明
する、本発明忙おいては、情報処理装置の試験等管エラ
ー情報収集モードおよびエラー情報比幀モードの２つの
モードに分けて行なう、すメなわち、第１図の情報処理
装置において、例えば操作卓７からの指令によタモード
設定用レジスタ９ＶＣエラー情報収集モードである旨の
情報をセットシ、かつ補助記憶装置４からラービスプロ
セサ３を介して主記憶装置２にテストプログラムをロー
ドする。これにより、被試験情報処理装置１は該テスト
プログラムを実行する。該テストプログラムの実行の結
果何らかのエラーが発生すると該エラーの種類等を示す
エラーコードがエラーコード設定用レジスタ８にセット
される。サービスプロセサ３は該レジスタ８にエラーコ
ードがセットされたことによってエラーが発生したこと
を知るとモードレジスタ９の内容を判断し、エラー情報
収集モードの場合はエラーコード設定用レジスタ８の内
容等をエラー情報として補助記憶装置４内にテストプロ
グラムと対応させて格納する。エラー収集モードの場合
はエラーコード設定用レジスタ９からのゲート信号によ
りゲート１２が開かれ、エラーコード設定用レジスタ８
の回答が補助記憶装置４に送られるとともに、表示制御
部１１に入力されツインプリンタ５またはディスプレイ
装置６でエラー情報の表示が行なわれる。このようにし
て、所定のテストプログラムのすべてのテスト項目につ
いてテストの実行が行なわれることによりエラー情報の
収集が終了する・なお、エラー情報収集モードは被試験
情報処理装置がハード版数の相違によるエラーのみを発
生する状態であることを別な手段で確認した後に行なわ
れる。
する、本発明忙おいては、情報処理装置の試験等管エラ
ー情報収集モードおよびエラー情報比幀モードの２つの
モードに分けて行なう、すメなわち、第１図の情報処理
装置において、例えば操作卓７からの指令によタモード
設定用レジスタ９ＶＣエラー情報収集モードである旨の
情報をセットシ、かつ補助記憶装置４からラービスプロ
セサ３を介して主記憶装置２にテストプログラムをロー
ドする。これにより、被試験情報処理装置１は該テスト
プログラムを実行する。該テストプログラムの実行の結
果何らかのエラーが発生すると該エラーの種類等を示す
エラーコードがエラーコード設定用レジスタ８にセット
される。サービスプロセサ３は該レジスタ８にエラーコ
ードがセットされたことによってエラーが発生したこと
を知るとモードレジスタ９の内容を判断し、エラー情報
収集モードの場合はエラーコード設定用レジスタ８の内
容等をエラー情報として補助記憶装置４内にテストプロ
グラムと対応させて格納する。エラー収集モードの場合
はエラーコード設定用レジスタ９からのゲート信号によ
りゲート１２が開かれ、エラーコード設定用レジスタ８
の回答が補助記憶装置４に送られるとともに、表示制御
部１１に入力されツインプリンタ５またはディスプレイ
装置６でエラー情報の表示が行なわれる。このようにし
て、所定のテストプログラムのすべてのテスト項目につ
いてテストの実行が行なわれることによりエラー情報の
収集が終了する・なお、エラー情報収集モードは被試験
情報処理装置がハード版数の相違によるエラーのみを発
生する状態であることを別な手段で確認した後に行なわ
れる。
次Ｋ、被試験情報処理装置１の保守時等においては、操
作卓７からの指令等によりモード設定用レジスタ９にエ
ラー情報比較モードである旨の情報をセットし、補助記
憶４から主記憶装置２およびエラーデータメモリ１３に
それぞれテストプログラムおよび該テストプログラムに
対応するエラー情報をｖＬみ出す。この状態で被試験情
報処理装置１は該テストプログラムを実行し、何らかの
エラーが発生するとエラーコードレジスタ８にエラーコ
ードをセットする。サービスプロセｔ３においてはモー
ド設定用レジスタ９からの制御信号によシ比較部１０が
起動されており、エラーコードレジスタ８にエラーコー
ドがセットされると該エラーコードはエラーデータメモ
リ１３に格納されているエラーコードと北壁される。こ
の比較の結果、両者のエラーコードが一致すればエラー
とはせず、一致しないときはエラーとして表示制御部１
１を介してエラー情報の表示を行なう。
作卓７からの指令等によりモード設定用レジスタ９にエ
ラー情報比較モードである旨の情報をセットし、補助記
憶４から主記憶装置２およびエラーデータメモリ１３に
それぞれテストプログラムおよび該テストプログラムに
対応するエラー情報をｖＬみ出す。この状態で被試験情
報処理装置１は該テストプログラムを実行し、何らかの
エラーが発生するとエラーコードレジスタ８にエラーコ
ードをセットする。サービスプロセｔ３においてはモー
ド設定用レジスタ９からの制御信号によシ比較部１０が
起動されており、エラーコードレジスタ８にエラーコー
ドがセットされると該エラーコードはエラーデータメモ
リ１３に格納されているエラーコードと北壁される。こ
の比較の結果、両者のエラーコードが一致すればエラー
とはせず、一致しないときはエラーとして表示制御部１
１を介してエラー情報の表示を行なう。
（７）発明の効果
このように本発明によれば、既存のテストプログラムを
修正することなくまたハードウェアの版数を意識するこ
となくハードウェアのテストを行なうことができ、テス
トプログラムをハードウェア版数の変更のたびに作成す
る必要がなくなるのでテストプログラムの作成工数が大
幅に削減されるとともに、多種類のテストプログラムを
ユーザ等に提供することによる混乱を防止することがで
きる。
修正することなくまたハードウェアの版数を意識するこ
となくハードウェアのテストを行なうことができ、テス
トプログラムをハードウェア版数の変更のたびに作成す
る必要がなくなるのでテストプログラムの作成工数が大
幅に削減されるとともに、多種類のテストプログラムを
ユーザ等に提供することによる混乱を防止することがで
きる。
また、本発明によればハード版数の相違によるエラーを
出力しないので、発生し九エラーがハードウェアの障害
等によるエラーかあるいは版数の相異によるエラーかを
個々のエラーととに一査する必要がなく、ハードウェア
の診断を迅速かつ適確に行なうこ゛とができる。
出力しないので、発生し九エラーがハードウェアの障害
等によるエラーかあるいは版数の相異によるエラーかを
個々のエラーととに一査する必要がなく、ハードウェア
の診断を迅速かつ適確に行なうこ゛とができる。
さら（、ハードウェアの改造等が頻繁に行なわれても、
補助記憶装置に記憶されているエラー情報をクリアして
再度エラー情報収集モードからテストプログラムを実行
することにより、テストプログツムを修正する必要がな
くかつオペレージ１ンマニ為アル等をたびたび改版する
必要がない。
補助記憶装置に記憶されているエラー情報をクリアして
再度エラー情報収集モードからテストプログラムを実行
することにより、テストプログツムを修正する必要がな
くかつオペレージ１ンマニ為アル等をたびたび改版する
必要がない。
すなわち、本発明によれば、既存のテストプログラムを
用いてもハードウェアの版数を意識することなく・・−
ドウエアの試験ｔ＝ｉ速適確に行なうことができる。
用いてもハードウェアの版数を意識することなく・・−
ドウエアの試験ｔ＝ｉ速適確に行なうことができる。
第１図は、本発明の方式を実施するための情報処理装置
の１例を示すブロック回路図、そして第２図は、第１図
の装置の動作を示すフローチャートである。 １・・・被試験情報処理装置、ト・・主記憶装置、３・
・・ナービスプロセサ、４・・・補助記憶装置、５・・
・ラインプリンタ、６・・・ディスプレイ装置、７・・
・操作車、８・・・エラーコード設定用レジスタ、９・
・モード設定用レジスタ、１０・・・比着部、１１・・
・表示制御部、１２・・・ゲート、１３・・エラーデー
タメモリ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士内田幸男 弁理士 山 口 昭 之
の１例を示すブロック回路図、そして第２図は、第１図
の装置の動作を示すフローチャートである。 １・・・被試験情報処理装置、ト・・主記憶装置、３・
・・ナービスプロセサ、４・・・補助記憶装置、５・・
・ラインプリンタ、６・・・ディスプレイ装置、７・・
・操作車、８・・・エラーコード設定用レジスタ、９・
・モード設定用レジスタ、１０・・・比着部、１１・・
・表示制御部、１２・・・ゲート、１３・・エラーデー
タメモリ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士内田幸男 弁理士 山 口 昭 之
Claims (1)
- 情報処理装置、の試験および保守に用いるテストプログ
ラムの実行制御方式において、テストプログラムの実行
モードとして、エラー情報収集モードおよびエラー情報
比較モードを設け、情報処理装置がエラー情報収集モー
ドでテストプログラムを実行したときのエラー情報を予
め記憶しておき、エラー情報比較モードでテストプログ
ラムを実行したときのエラー情報と前記エラー情報収果
モードで実行したとき罠記憶しておい友エラー情報とを
比較し、一致するか否かくより試験対象情報処理装置が
正常であるか否かを判断することを特徴とするテストプ
ログラムの実行制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050074A JPS58168158A (ja) | 1982-03-30 | 1982-03-30 | テストプログラムの実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57050074A JPS58168158A (ja) | 1982-03-30 | 1982-03-30 | テストプログラムの実行制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58168158A true JPS58168158A (ja) | 1983-10-04 |
| JPS6220579B2 JPS6220579B2 (ja) | 1987-05-07 |
Family
ID=12848850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57050074A Granted JPS58168158A (ja) | 1982-03-30 | 1982-03-30 | テストプログラムの実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58168158A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279539A (ja) * | 1985-10-03 | 1987-04-11 | Mitsubishi Electric Corp | プログラムデバツグ装置 |
| JPH0656589B2 (ja) * | 1986-09-29 | 1994-07-27 | アメリカン テレフォン アンド テレグラフ カムパニー | 試験自動化システム |
-
1982
- 1982-03-30 JP JP57050074A patent/JPS58168158A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279539A (ja) * | 1985-10-03 | 1987-04-11 | Mitsubishi Electric Corp | プログラムデバツグ装置 |
| JPH0656589B2 (ja) * | 1986-09-29 | 1994-07-27 | アメリカン テレフォン アンド テレグラフ カムパニー | 試験自動化システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6220579B2 (ja) | 1987-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953096A (en) | Test method and apparatus for distributed system | |
| JPS6134639A (ja) | 電子回路試験装置 | |
| JPS63277982A (ja) | 着脱型電子式サブ組立体の故障特定方法とおよび正常動作維持方法と回路組立体 | |
| US4127768A (en) | Data processing system self-test enabling technique | |
| EP0421615A2 (en) | Data processing method and apparatus for verifying adapter description file choices | |
| JPS58225453A (ja) | 診断回路の誤り検出方式 | |
| JPS58168158A (ja) | テストプログラムの実行制御方式 | |
| JPH10133914A (ja) | 計算機システム及びデバイス入出力シミュレータ | |
| JPH05101697A (ja) | Ｌｓｉ用故障診断回路 | |
| KR102307997B1 (ko) | Plc 프로그램과 plc 서버 프로그램의 테스트 자동화 방법 | |
| CN110020565B (zh) | 探头信息读取故障提示方法、装置、服务器和存储介质 | |
| JPS62159243A (ja) | 電子計算機の自動試験装置 | |
| JPH10177503A (ja) | 装置診断制御方式 | |
| JPH05165737A (ja) | メモリ試験方式 | |
| GB2262368A (en) | Generating databases. | |
| JPH04250535A (ja) | 故障診断結果表示方法 | |
| JP3399741B2 (ja) | ダンプデータの表示方法及び障害解析システム | |
| JP2910038B2 (ja) | マルチボード装置 | |
| DE19534155C1 (de) | Verfahren zum Testen der Schaltungstechnik eines Mikroprozessorsystems | |
| JP2560545B2 (ja) | インタフェース検査処理装置 | |
| JPH0358254A (ja) | チャネルのデータ転送試験方式 | |
| JPH06110797A (ja) | 情報処理装置 | |
| JPS608948A (ja) | 動作モ−ド検査方式 | |
| IE914227A1 (en) | Processes for generation and operation of database systems | |
| JPH0619631A (ja) | 記憶装置の初期化方式 |