JPS5816780B2 - 信号発生装置 - Google Patents

信号発生装置

Info

Publication number
JPS5816780B2
JPS5816780B2 JP52145241A JP14524177A JPS5816780B2 JP S5816780 B2 JPS5816780 B2 JP S5816780B2 JP 52145241 A JP52145241 A JP 52145241A JP 14524177 A JP14524177 A JP 14524177A JP S5816780 B2 JPS5816780 B2 JP S5816780B2
Authority
JP
Japan
Prior art keywords
output
pulse
shift register
signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52145241A
Other languages
English (en)
Other versions
JPS5477533A (en
Inventor
河島和美
坪井義一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP52145241A priority Critical patent/JPS5816780B2/ja
Priority to US05/964,522 priority patent/US4264880A/en
Priority to CA317,215A priority patent/CA1104662A/en
Publication of JPS5477533A publication Critical patent/JPS5477533A/ja
Publication of JPS5816780B2 publication Critical patent/JPS5816780B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J9/00Remote-control of tuned circuits; Combined remote-control of tuning and other functions, e.g. brightness, amplification
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Selective Calling Equipment (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、複数個のキーのうちのいずれか1つが選択的
に操作されたときに、そのキーに応じたパルスコード信
号を出力するようにした信号発生装置に関し、誤動作を
生じることのない信号を発生することのできる装置を提
供することを目的とするものである。
このため、本発明においては、操作されたキーに応じた
2通信号を一旦シフトレジスタに記憶し、このシフトレ
ジスタの出力によってパルス列信号のパルス幅を変調す
るようにするとともに、この出力パルスを1ビツト出力
する毎にシフトレジスタの出力を反転して入力に循還し
、シフトレジスタを2循還させて前半と後半とで内容を
反転したパルス列信号を発生するようにしたことを特徴
とするものである。
このようにすれば、パルス幅変調であるにもかかわらず
常に同一長さのパルス列信号を伝送することができ、し
かも、受信側において信号誤りを発見し易(なるという
利点がある。
さらに、本発明においては、その出力信号をパルス幅変
調する手段として、シフトレジスタの最終段の出力が1
″であるが0″であるかに従ってこのシフトレジスタに
加えるシフトパルス用のクロックパルスを任意ビット数
除去するか否かを切換えるようにしたことに第2の特徴
があり、これによって、この反転伝送信号を作成するた
めのシフトレジスタをそのまま同時に出力信号のパルス
幅変調用にも使用するようにして全体の回路構成を簡易
なものとしている。
以下、本発明につきその一実施例を示す図面を参照して
詳細に説明する。
第1図はその構成を、第2図はそのタイムチャートを、
それぞれ示す。
第1図において、8は4ビツトのシフトレジスタ、11
はパルス幅変調を行なう出力パルス発生回路である。
シフトレジスタ8は4個のD形フリップフロップFF
21〜FF 24とゲート8A〜8Jとによって構成し
、それぞれのフリップフロップFF21〜FF 240
入力側にゲート8A〜8Dと8E〜8Hとを設けて縦続
接続し、ゲート8E〜8Hから入力信号を加える。
ただしこの回路では、送出すべき2進信号の最上位桁を
反転して最下位桁に移すようにシフトした入力信号を加
える。
たとえば” 0001 ”なる2進信号を送出する場合
であれば’ 0011 ”なる入力信号を加える。
これは、任意の入力回路により設定するとよい。
シフトおよびラッチ用のパルスはゲート8Jと81を介
して加えることとする。
ゲート8Jにはラッチ用のパルスjを加え、ゲー)8I
にはシフト用のパルスCと出力パルス発生回路11のゲ
ート11Eからの出力パルスとを加える。
そして、終段のFF 24の出力を反転したQ24を初
段のFF21に帰還する。
一方、出力パルス発生回路11は2個のD形フリップフ
ロップFF 25およびFF 26を縦続接続した2段
カウンタとゲー)11B、11D〜11Fとにより構成
し、ゲート11Eには基本パルスaと出力パルス発生時
期指定用パルスdとFF25のり25出力とを加えて出
力パルスを発生するようにする。
ゲート11Bにはシフトレジスタ8の出力Q24とクロ
ックパルスbと出力パルス発生時期指定用パルスdとを
加えて、シフトレジスタ8から1″の出力が発生されて
いる間のみFF25,26をクロックする。
ゲート11Dにはゲー)11Eからの出力パルスとFF
26の出力Q26とクロックパルスを加工て、FF2
5,26でゲー)11Bの出力パルスを2個計数した後
にゲート11Eから出力パルスが発生されたときにゲー
ト11Fを介してFF25,26をリセットするように
している。
このような構成において、2値信号” OO01”に相
当する出力パルスを発生する場合の動作について第2図
のタイムチャートを参照して説明する。
まず、シフトレジスタ8のゲート8E〜8Hに上述した
ようにして” 0011 ”の入力信号を加えておく。
そして、ゲー)8Jにラッチ用のパルスjを加えてFF
21〜24を駆動し、入力信号を書き込む。
従ってこのときにはFF 21〜24の出力はQ 21
〜Q24となる。
FF25,26にはゲ−)11Fからリセットパルスを
加えてリセットしておく。
次いで出力パルス発生時期になって指定用パルスdが加
えられると、ゲー)11Eから最初の出力パルスが発生
される。
すると、この出力パルスによってゲー)8Iからシフト
用パルスCが1個取り出されてゲー)8Jを介してFF
21〜24に加えられ、かつゲー)8A〜8Dが導通
して、シフトレジスタ8の内容が1ビット分シフトされ
るとともにFF 24の出力Q24の反転出力Q24が
FF 21に再入力される。
これによってシフトレジスタ8は”0001 ”の状態
となり、FF 24からは第1ビツト目の出力”1″が
出力されてゲート11Bに加えられる。
これによりゲート11Bからはクロックパルスbが取り
出され、FF25,26でこれが計数されて出力Q25
とQ26が発生される。
FF25の出力Q25が発生されている間はQ25によ
ってゲーN IEが遮断されるので基本パルスaは取り
出されず、このときにはゲーN IEの出力は1ビット
分だけ除去される。
その次の基本パルスaではFF 25の出力q25が高
レベルに戻っているので再びゲート11Eから出力パル
スが発生される。
このときの出力パルスによってゲー)11Dからリセッ
トパルスが発生され、フリップフロップFF25,26
がリセットされる。
次いで、この出力パルスによって上記と同様にシフトレ
ジスタ8のゲー)8Iからシフト用パルスが取り出され
てシフトレジスタ8からは2進信号の第2ビツト目の出
力”0′”が発生される。
このため、このときにはゲー)11BへのQ24出力が
゛0パとなってFF 25の出力q25は高レベルのま
まであり、ゲーN IEから次の基本パルスaが取り出
されて出力パルスが発生される。
このようにして、シフトレジスタ8からの出力が1′′
のときにはパルス間隔が広く、”0″のときにはパルス
間隔が狭くなるように制御されつつ、出力パルスが発生
される都度シフトレジスタ8がシフトされて、入力2進
信号に応じてパルス幅変調された出力パルスがゲー)1
1Eから出力されることになる。
さらに、ゲート8■からのシフトパルスが4個発生され
てシフトレジスタ8における2進信号の内容が一巡し終
ると、今度は先の2進信号が反転されてFF 21〜2
4に帰還されているので、前述の説明の場合とは各ビッ
トの1”とn Ouとを反転した2通信号に対して動作
が同様にして行なわれ、前半とはパルスの間隔が逆にな
った後半の出力パルスがゲー)11Eから出力される。
このようにして、入力2進信号に応じてパルス間隔が制
御され、しかも、前半と後半とではその間隔が逆転した
パルス列からなるパルス幅変調された出力パルス信号が
発生されるものである。
なお、このゲー)11Eの出力はパルス間隔を異ならせ
るようになされているパルス幅変調信号であるが、この
ゲートIIEの出力をインバータ11Hで反転し、かつ
、出力パルス発生時期指定用パルスdよりも少し前から
始まりかつ同時に終了する出力ゲートパルスeを用いて
ゲーNIIでケートすれば、その出力として先行パルス
iとその後の8ビツトのパルス幅変調信号とからなる出
力パルスを発生することができることになる。
これらのいずれを用いるかは用途に応じて任意に選択す
ればよい。
そして以上の説明から明らかなように、この装置で発生
される出力パルス信号はその前半と後半とで逆転してい
るものであるので、受信側においてはそれらを逆変換し
て比較することにより伝送誤りの有無を直ちに判別する
ことができ、伝送の確度を格段に向上することができる
ものである。
また、このように前半と後半でパルス幅が逆転している
ので、一連の出力パルス列(ここでは8ビツト)には広
狭のものが必らず同数づつ存在することになり、伝送す
べき2通信号の内容に無関係に出力パルス信号゛の全体
の長さを常に一定にすることができて、送出側での送出
ゲートあるいは受信側での入力ゲートを一定パルス幅の
ゲートパルスで行なうことができ、回路上大変有利にす
ることができるものである。
このようなパルスの発生装置は、各種データの伝送や、
遠隔制御用の送信機として用いて最適である。
次に、このような信号発生装置を応用した遠隔制御用の
送信装置について第3〜11図を参照して説明する。
第3図はその概略構成を、第4図はその詳細な回路図を
、第5〜11図はその各部のタイムチャートを、それぞ
れ示す。
第3図において1は集積回路素子によって構成される部
分であり、これに制御用のキースイッチ2が外付けされ
る。
3はキースイッチ2で2個のスイッチが同時に操作され
たときにいずれのスイッチからの入力を優先させるかを
決定しかついずれのスイッチが操作されたかに応じて所
定の2進化した信号等を発生するキー人力処理回路、4
はキースイッチ2で操作時に接点のチャタリングがあっ
てもその影響を除去するためのチャタリング防止回路で
ある。
5はキースイッチ2の操作時にチャタリング防止回路4
から発生される正確な操作検知出力を計数し、一定時間
内での操作が2回までであればその2回の操作による入
力に応じたパルス出力を連続的に送出するために、1回
目と2回目の操作時にそれぞれ出力を発生し、かつ3回
目以後の操作時には入力禁止用の出力を発生する操作回
数計数回路である。
また、6はキースイッチ2の操作により入力された指令
信号を1回目と2回目の操作の順序でシフトレジスタ8
に入力するための指令信号ゲート回路、7はキースイッ
チ202回目の操作により入力された指令信号を一時的
に蓄えておくバッファメモリである。
さらに、10は出力パルス発生回路11等の各回路の動
作の基準となる信号をクロック発生回路12からのクロ
ックパルスを分周することによって発生する分周回路、
13は出力パルス発生回路11からの出力を極性反転す
る出力反転回路である。
これらシフトレジスタ8、出力パルス発生回路11およ
び出力反転回路13は上記の第1,2図によって説明し
たものと同様のもので、キースイッチ3から入力された
指令信号に応じてパルス幅変調したパルス列の出力パル
スを発生スル。
14はこの出力パルスによって超音波信号等のキャリヤ
信号を変調して遠隔制御用の信号として送出する信号出
力回路である。
次に、このような構成における詳細な回路を第4図に示
し、第5〜11図の波形図を参照しながら詳述する。
なお、各波形図においてはその波形を発生する素子の符
号を付して説明する。
まず、クロック発生回路12は3個の反転増幅器12A
〜12Cと周波数決定用のコンデンサ12Dと抵抗12
Eとにより構成し、ここではくり返し周期が1.25
m5ecすなわち0.8KHzのクロックパルスを発生
する。
分周回路10は8段縦続接続したD形のフリップフロッ
プFFI〜FF8を主体に構成し、初めの3段の分周出
力Q1〜Q3とインバータ9Hでクロックパルスを反転
したものとを用いてキー選別パルス発生回路9のゲート
9A〜9Eで第5図のように順次位相が変化する横列用
キー選別パルスを発生して、キースイッチ2のマトリク
ス配列した各スイッチ2°〜2.5の各縦列のものに加
える。
このキースイッチ2の各スイッチ2°〜2□5の横列の
出力はキー人力処理回路3に加える。
ここで、ゲート3A〜3Cは下方刈入力を優先させるた
めのもので、同−縦列中で上下2つのスイッチが同時に
操作されたときに下方列のものの入力を優先的に取り出
す。
そして、ゲー)3D〜3F。3H,3Iおよびインバー
タ3Jでキースイッチ2からの入力信号とフリップフロ
ップFFI。
FF2の出力を合成して、第6図のようにそれぞれのス
イッチの操作に応じた指令信号を発生する。
ただし、第6図において、a、b、c、dはスイッチ2
°) 24 r 28+ 2+□が閉じられたときのも
ので、このときゲート3B 、3C,3E 、3Fの出
力は0′”である。
e +f 2g、hはスイッチ21 + 25729
t 2]3が閉じられたときのもので、このときゲート
3A、3C,3Fの出力は0″である。
ltj+に+1はスイッチ22 + 26 +21o
+ 214が閉じられたときのもので、このときゲート
3A、3B、3Eの出力は0″である。
さらにm、n 、o 、pはスイッチ23,2□J 2
++t215が閉じられたときのもので、このときゲー
ト3A、3B 、3Cの出力はQ O11である。
第7図は同−縦列中で2つ以上のスイッチが同時に操作
されたときの例を示し、aはスイッチ2oと21が同時
に閉じられたときのもの(ゲート3A 、3C,3Fの
出力は’ o ” )で、bはスイッチ2°) 2]
t 22および23が4つ同時に操作されたときのもの
(ゲー)3A、3B、3Cの出力は’ o ” )で、
いずれの場合にもそれらの閉じられたスイッチのうち最
上方のものすなわちスイッチ2oに応じた出力が優先的
に取り出されていることがわかる。
他の縦列についても同様である。なお、キースイッチ2
において同一横列のうち。
02つ以上のスイッチが同時に操作された場合には、上
記のキー選別パルスを左方のスイッチから順に加えるよ
うにしており、かつチャタリング防止回路4ではそれら
のうちの最先のものを検出するようにしているので、左
方の列のスイッチの方が優先されるようになされている
このようにして、2つ以上のスイッチの同時操作があっ
た場合には常に下方および左方のものが優先されて、誤
動作を生じるおそれがな(なる。
次に、チャタリング防止回路4について説明する。
この回路は、4段縦続接続したD形のフリップフロップ
FF9〜FF12とそれらの出力をゲートするゲー)4
A、4Bと、それらの出力で制御するフリップフロップ
FF13.FF14 とゲ−)4Cとにより構成して
、第8図に示すようにチャタリング(バウンスイングの
場合も含むものとする)を含むスイッチ入力がキースイ
ッチ2から加えられても、それらのチャタリングに影響
されることなく操作期間中に1回のスイッチ操作では1
個の出力のみをゲート4CとフリップフロップFF14
とから発生するようにしている。
第8図において、aはスイッチ2°、 21.2□。
23のうちのいずれかが操作された場合のもの、bはス
イッチ24,25,26,2□のうちのいずれかが操作
された場合のもの、Cはスイッチ28゜29.2.。
、2,1 のうちのいずれかが操作された場合のもの、
dはスイッチ212 + 213.214 。
215のうちのいずれかが操作されたときのものである
操作回数カウンタ5は、2段縦続接したフリップフロッ
プFF15.FF16 と、ゲー1−5 A 。
5B 、5E 、5Fとインバータ5C,5Dとにより
構成し、分周回路10からの出力とチャタリング防止回
路4からのスイッチ操作検出出力とによってキースイッ
チ2の一定時間内での操作回数を検出する。
すなわち、一定時間(ここでは280m5ec)の間に
キースイッチ2のスイッチのいずれかが1回のみ操作さ
れたときには、第9図aのようにゲー)5Eのみから出
力パルス1個を発生する。
一定時間を経た後に再び操作されたときにも同様である
一方、一定時間内(280m5ec内)にキースイッチ
2でスイッチが2回以上操作された場合には、第9図す
のように、第1回目の操作時にゲート5Eから出力パル
スが発生され、第2回目の操作時にゲー)5Fから出力
パルスが発生される。
その後はゲー)5Bの出力によりゲー)5Aが遮断され
るので、第3回目以降のスイッチ操作がなされても一定
時間内にはもはや入力されない。
さて、このようにしてキースイッチ2の操作によって指
令信号が入力されると、一定時間内に1回のみの操作が
あった場合の入力、もしくは2回以上の操作があった場
合の1回目の操作による入力は、ゲー)5Eからの出力
により指令信号ゲート−回路6のゲー)6A〜6Dおよ
び61〜6Lを通って、シフトレジスタ8に加えられ、
そのゲート8E〜8Hを介してフリップフロップFF2
1〜FF 24に加えられ書き込まれる。
また一定時間内に2回目の操作がなされたときには、入
力指令信号はゲー)5Fからの出力によりバッファメモ
リIのゲ−1−7A〜7Dを通ってフリップフロップF
F17〜FF 20 に加えられ書き込まれる。
シフトレジスタ8と出力パルス発生回路11とは第1,
2図で説明したものと同様のもので、指令信号ゲート回
路6から加えられる入力の指令信号と分周回路10から
の制御パルスによって主として制御されて、第10図の
ように前述したのと同様の動作によりゲーNIIからパ
ルス幅変調した出力パルスを発生する。
第10図においてaはスイッチ20が操作されたときの
もの、bはスイッチ2、が操作されたときのものである
この両回路8,11は第1図のものに比して制御用のゲ
ートを少し付加しただけのものであるので、詳細な説明
は省略する。
この出力パルス発生回路110ゲーNIIから発生され
る出力パルスはキースイッチ2でいずれのスイッチが操
作されたかによって異なる。
第11図にその状態を示す。
一定時間内にキースイッチ2が2回操作されている場合
には、1回目の操作によりシフトレジスタ8に入力され
た指令信号について上記のような出力パルスを発生した
後、第9図のようにゲート10Gで発生した転送パルス
を用いて、バッファメモリ7に記憶されている2回目の
操作による指令信号を指令信号ゲート回路6を介してシ
フトレジスタ8に転送し、再び同様のパルス幅変調動作
をくり返して、2回分の出力パルスを発生する。
さらに出力反転回路13はS−R形のフリップフロップ
FF 27とゲート13A〜13Dおよびインバータ1
3Eにより構成しており、制御端子13Fへの制御信号
が”0″である場合には出力パルス発生回路11のゲー
NIIの出力をそのままゲー)13C,13Dから出力
し、制御信号が1′であるときには出力パルスをインバ
ータ13Eで反転したものをゲート13B、13Dから
出力する。
この出力反転回路13は、信号出力回路140制御極性
が正負いずれであっても結合することができるようにす
るために設けられているものである。
図示の回路では、反転しない出力パルスを取り出すよう
に用いている。
信号出力回路14はこの装置では超音波発振器が使用さ
れており、出力パルス発生回路11のゲートIIGから
出力が発生されているときにトランジスタ14A、14
Bが導通して発振し、出力パルスが出力反転回路13の
ゲー)13Dから出力されたときにトランジスタ14C
が導通して発振周波数を変化させるようになされている
そして、このように2つの周波数で交互に変調された超
音波信号が遠隔制御用の信号としてスピーカ14Dから
発振されることになる。
このように、この装置ではキースイッチ2からの入力に
応じてパルス幅変調された超音波信号が発生されるもの
である。
なお、この信号出力回路14としては、このような超音
波発振器以外にも、光信号の発生器等任意のものが用い
られることはいうまでもない。
また、本発明の信号発生装置は、上記実施例の限定され
るものではなく、同様の作用をなすものであれば適宜設
計されてよいものである。
以上詳述したように、本発明によれば、入力信号をシフ
トレジスタに記憶した後、このシフトレジスタから読み
出してその出力で出力パルスのパルス幅を変調するとと
もに、そのシフトレジスタの出力を反転して再入力し、
2回循還させて出力パルスを発生するようにしたので、
所定ビット数の一連信号をパルス幅変調信号として伝送
する場合において、同一内容のデータを2回くり返して
発生するとともにその1回目と2回目とでデータを反転
させるようにしたことにより、パルス幅変調した後の出
力信号の全体の長さをデータ内容と内容と関係なく常に
一定長さにすることができ、受信側ではパルス幅変調伝
送であるにもかかわらずデータの検出に際して常に一定
の長さの信号を検出することによってデータを判別する
ことができて、データの受信もれや、他のデータとの間
違い等を起こすことがなく、しかも、その出力信号をパ
ルス幅変調する手段としてシフトレジスターへのシフト
レジスタのクロックパルスをそのシフトレジスターの最
終段の出力に応じて除去するか否か切換えるようにした
ことにより反転信号作用のシフトレジスターをそのまま
パルス幅変調用にも使用する構成として、きわめて簡易
な構成でパルス幅変調出力信号を発生することができる
【図面の簡単な説明】
第1図は本発明の一実施例における信号発生装置の回路
図、第2図はそのタイムチャート、第3図は同装置を応
用した遠隔制御用送信装置のブロック線図、第4図は同
装置の詳細な回路図、第5図、第6図イ20、ハ、二、
第7図、第8図イ。 口、第9図イ20、ハ、第10図イ20および第11図
は同装置の各部のタイムチャートである。 8・・・・・・シフトレジスタ、8A〜8I・・・・・
・ゲート、FF21〜FF24 ・・・・・・フリップ
フロップ、11・・・・・・出力パルス発生回路、11
B、11D。 11E、11F、111・・・・・・ゲート、11H・
・・・・・インバータ、FF25.FF26 ・・・・
・・フリップフロップ。

Claims (1)

    【特許請求の範囲】
  1. 1 人力信号を所定ビット数のシフトレジスタに書き込
    み、このシフトレジスタの最終段の出力が141 I+
    (もしくは0″)のときには一定周期のクロックパル
    スから任意ビット数だけ除去したパルスをシフトパルス
    としかつ上記シフトレジスタの最終段の出力が0″(も
    しくは1″)のときには上記一定周期のクロックパルス
    をそのままシフトパルスとして上記シフトレジスタに加
    えて上記シフトレジスタの最終段の出力を1ビツトづつ
    パルス幅変調して出力するようにし、上記シフトレジス
    タの出力を反転したものを上記シフトレジスタの初段に
    再入力し、上記シフトレジスタを2循環させ、上記入力
    信号に対応してパルス幅変調しかつ前半と後半とで出力
    パルスのパルス幅を逆転させた全体としての長さの一定
    な出力信号を発生することを特徴とする信号発生装置。
JP52145241A 1977-12-02 1977-12-02 信号発生装置 Expired JPS5816780B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP52145241A JPS5816780B2 (ja) 1977-12-02 1977-12-02 信号発生装置
US05/964,522 US4264880A (en) 1977-12-02 1978-11-29 Signal generator for producing pulse signals for a remote control
CA317,215A CA1104662A (en) 1977-12-02 1978-12-01 Signal generator for producing signals for a remote control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52145241A JPS5816780B2 (ja) 1977-12-02 1977-12-02 信号発生装置

Publications (2)

Publication Number Publication Date
JPS5477533A JPS5477533A (en) 1979-06-21
JPS5816780B2 true JPS5816780B2 (ja) 1983-04-02

Family

ID=15380579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52145241A Expired JPS5816780B2 (ja) 1977-12-02 1977-12-02 信号発生装置

Country Status (3)

Country Link
US (1) US4264880A (ja)
JP (1) JPS5816780B2 (ja)
CA (1) CA1104662A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59122050A (ja) * 1982-12-28 1984-07-14 Kanto Denshi Kiki Hanbai Kk デ−タ伝送装置
JPS60160251A (ja) * 1984-01-31 1985-08-21 Kanto Denshi Kk デ−タ伝送装置
JPS6119248A (ja) * 1984-07-06 1986-01-28 Kanto Denshi Kk 光伝送装置
JPH0332887Y2 (ja) * 1986-02-19 1991-07-12
US4771440A (en) * 1986-12-03 1988-09-13 Cray Research, Inc. Data modulation interface
US8237603B2 (en) * 2010-01-29 2012-08-07 Infineon Technologies Ag Receiver test circuits, systems and methods
DE102018208851A1 (de) * 2018-06-05 2019-12-05 Infineon Technologies Ag Vorrichtung und Verfahren zum Umwandeln von Eingangsbitfolgen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5268303A (en) * 1975-12-05 1977-06-07 Hitachi Ltd Digital data transmitter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5268303A (en) * 1975-12-05 1977-06-07 Hitachi Ltd Digital data transmitter

Also Published As

Publication number Publication date
JPS5477533A (en) 1979-06-21
US4264880A (en) 1981-04-28
CA1104662A (en) 1981-07-07

Similar Documents

Publication Publication Date Title
JPS5816780B2 (ja) 信号発生装置
GB2329741A (en) Liquid crystal display driver
KR940012021A (ko) 표시장치의 구동회로
KR900012162A (ko) 메모리 원격제어장치
US3683370A (en) Input device
US3410957A (en) Electronic system for sending, receiving, and regenerating teleprinter signals
SU467466A1 (ru) Шифратор команд
SU832761A1 (ru) Автоответчик электронного теле-гРАфНОгО АппАРАТА
JPS6228901B2 (ja)
SU568179A1 (ru) Устройство защиты от ошибок аппаратуры с решающей обратной св зью
SU1525722A1 (ru) Устройство дл контрол передачи радиотелеграфиста
FR1589355A (ja)
SU941982A1 (ru) Устройство дл ввода и вывода информации
JPS59152761A (ja) デジタルfsk変調回路
SU497729A1 (ru) Устройство дл мажоритарного декадировани двоичных кодов
SU471583A1 (ru) Устройство дл передачи информации из цифровой вычислительной машины в линию св зи
JPS6133060A (ja) デ−タ送信回路
SU510736A1 (ru) Устройство дл приема команд телеуправлени
JPS6246913B2 (ja)
JPS591030B2 (ja) ダイヤル信号送出方式
JPS5841703B2 (ja) 走査方式
JPS584291Y2 (ja) 制御デ−タ信号検出装置
JPS5831693A (ja) ボタン電話装置
SU752451A1 (ru) Устройство дл контрол качества объекта
SU734783A1 (ru) Устройство дл приема сигналов