JPS591030B2 - ダイヤル信号送出方式 - Google Patents
ダイヤル信号送出方式Info
- Publication number
- JPS591030B2 JPS591030B2 JP54154659A JP15465979A JPS591030B2 JP S591030 B2 JPS591030 B2 JP S591030B2 JP 54154659 A JP54154659 A JP 54154659A JP 15465979 A JP15465979 A JP 15465979A JP S591030 B2 JPS591030 B2 JP S591030B2
- Authority
- JP
- Japan
- Prior art keywords
- dial
- lines
- circuit
- memory
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/26—Devices for calling a subscriber
- H04M1/27—Devices whereby a plurality of signals may be stored simultaneously
- H04M1/274—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc
- H04M1/2745—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips
- H04M1/27495—Devices whereby a plurality of signals may be stored simultaneously with provision for storing more than one subscriber number at a time, e.g. using toothed disc using static electronic memories, e.g. chips implemented by means of discrete electronic components, i.e. neither programmable nor microprocessor-controlled
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
Description
【発明の詳細な説明】
本発明は、複数の回線にダイヤル信号を送出することが
できるダイヤル信号送出方式に関するものである。
できるダイヤル信号送出方式に関するものである。
従来、この種の第１図のようなシステムにおける中実装
置では、第２図のように端末装置からのダイヤル情報を
、ダイヤル情報蓄積回路１００が１桁あるいは適当な桁
数だけ蓄積した後、送出すべき回線に対応する回路２０
０−１、２口０＝２に対し、１桁あるいは適当な桁数分
の数字情報を出力し、回線に対応する回路は計数回路１
をもち、ダイヤルパルス発生回路２を起動し、計数する
ことにより入力された数字情報の分だけ送出する様に制
御している。
置では、第２図のように端末装置からのダイヤル情報を
、ダイヤル情報蓄積回路１００が１桁あるいは適当な桁
数だけ蓄積した後、送出すべき回線に対応する回路２０
０−１、２口０＝２に対し、１桁あるいは適当な桁数分
の数字情報を出力し、回線に対応する回路は計数回路１
をもち、ダイヤルパルス発生回路２を起動し、計数する
ことにより入力された数字情報の分だけ送出する様に制
御している。
この様な方式では、回線ごとに計数回路等の複雑で高価
な回線を必要とするという欠点があつた。また、第３図
のように中実装置内に１回路だけ計数回路等を含むダイ
ヤル送出回路３００を備えて送出リレー ４００−１、
・・・・・・ ４００−ｎを制御するように構成する方
式も存在した。
な回線を必要とするという欠点があつた。また、第３図
のように中実装置内に１回路だけ計数回路等を含むダイ
ヤル送出回路３００を備えて送出リレー ４００−１、
・・・・・・ ４００−ｎを制御するように構成する方
式も存在した。
しかし、この方式は、多数の回線に同時にダイヤルを送
出することが不可能となるという欠点があつた。また、
もう１つの例として計数回路を回線の数たけ（すなわち
複数個）中央部におく方式もあつた。これは、実装の場
所をかえただけであり、前者の例と本質的には同じであ
る。本発明は、安価な回路構成に構成でき、かつ、多数
の回線に対し、同時に互いに独立のダイヤル信号を送出
することを可能とするダイヤル信号送出方式を提供する
ものである。
出することが不可能となるという欠点があつた。また、
もう１つの例として計数回路を回線の数たけ（すなわち
複数個）中央部におく方式もあつた。これは、実装の場
所をかえただけであり、前者の例と本質的には同じであ
る。本発明は、安価な回路構成に構成でき、かつ、多数
の回線に対し、同時に互いに独立のダイヤル信号を送出
することを可能とするダイヤル信号送出方式を提供する
ものである。
以下本発明を詳細に説明する。
第４図及び第５図は、本発明の実施例であつて、符号５
００が中実装置内の中央に位置し、装置全体を制御する
制御回路である。
００が中実装置内の中央に位置し、装置全体を制御する
制御回路である。
制御回路５００には送出すべきダイヤル情報が入力され
、回線ごとに設けた送出回路６００−１，・・・・・・
６００−ｎ内には、用意されているフリツプフロツプ（
Ｆ／７Ｆ′）４をセツト・りセツトする出力と、フリー
ランしているタイミングパルス出力があり、このタイミ
ングパルスは、送出されるダイヤルパルスのメーク率と
等しいデユーテイ比をもつたパルスとすると、この時そ
の回線のフリツプフロツプ４が、送出すべきパルス数だ
けセツト・りセツトを繰返せば、ＡＮＤ回路５、駆動回
路６、継電器７にてダイヤルパルスが送出される。これ
を示したのが、第５図である。次に制御回路５００につ
いて、第６図と第７図を参照して説明する。
、回線ごとに設けた送出回路６００−１，・・・・・・
６００−ｎ内には、用意されているフリツプフロツプ（
Ｆ／７Ｆ′）４をセツト・りセツトする出力と、フリー
ランしているタイミングパルス出力があり、このタイミ
ングパルスは、送出されるダイヤルパルスのメーク率と
等しいデユーテイ比をもつたパルスとすると、この時そ
の回線のフリツプフロツプ４が、送出すべきパルス数だ
けセツト・りセツトを繰返せば、ＡＮＤ回路５、駆動回
路６、継電器７にてダイヤルパルスが送出される。これ
を示したのが、第５図である。次に制御回路５００につ
いて、第６図と第７図を参照して説明する。
ダイヤル情報蓄積回路２０は、複数の回線にそれぞれ対
応する複数の記憶領域を有して、その複数の回線にそれ
ぞれ送出すべきダイヤル信号を示す情報を対応する領域
にそれぞれ記憶するためのメモリ手段である。（１）
『タイミングパルスが来たか』という判定動作は、アン
ド回路１０，１１，１２においてパルス発生器２１から
のタイミングパルスとのＡＮＤをとることによりなされ
ている。
応する複数の記憶領域を有して、その複数の回線にそれ
ぞれ送出すべきダイヤル信号を示す情報を対応する領域
にそれぞれ記憶するためのメモリ手段である。（１）
『タイミングパルスが来たか』という判定動作は、アン
ド回路１０，１１，１２においてパルス発生器２１から
のタイミングパルスとのＡＮＤをとることによりなされ
ている。
（２） 『回線ｍの蓄積されたダイヤル情報を読み出す
』ということは、高速パルス発生器１６の出力パルスの
１つによりカウンタ１３の計算値が１つ動き、デコーダ
１４にてこれをデコードしゲート回路１５にて所定の回
線の情報を取り出すということである。
』ということは、高速パルス発生器１６の出力パルスの
１つによりカウンタ１３の計算値が１つ動き、デコーダ
１４にてこれをデコードしゲート回路１５にて所定の回
線の情報を取り出すということである。
（３） 『減算カウンターにセツトする。
』ことは、ゲート回路１５の出力を減算カウンタ１９に
入力することによりなされている。（４）（５）（６）
の動作は、減算カウンタ１９の出力を用いて行う。
入力することによりなされている。（４）（５）（６）
の動作は、減算カウンタ１９の出力を用いて行う。
゛０゛ならば（すなわちＬＯｗならば）アンド回路１１
から現在カウンタ１３及びデコーダ１４にて選択されて
いる回線にりセツトパルス（１Ｒ・・・・・・ＮＲ）が
出る。“１゛ならば、同様にアンド回路１０からセツト
（１Ｓ・・・・・・ＮＳ）が出る。（７）また、減算カ
ウンタ１９の出力がもじ１゜゛ならば、アンド回路１７
が開き減算カウンタ１９に１パルス入力される。
から現在カウンタ１３及びデコーダ１４にて選択されて
いる回線にりセツトパルス（１Ｒ・・・・・・ＮＲ）が
出る。“１゛ならば、同様にアンド回路１０からセツト
（１Ｓ・・・・・・ＮＳ）が出る。（７）また、減算カ
ウンタ１９の出力がもじ１゜゛ならば、アンド回路１７
が開き減算カウンタ１９に１パルス入力される。
（８）この減算カウンタ１９の出力（内容）は、ゲート
回路１８にて再びダイヤル情報蓄積回路２０に蓄積され
る。
回路１８にて再びダイヤル情報蓄積回路２０に蓄積され
る。
（９）高速パルス発生器１６の出力パルスが所定の゛ｎ
゛になると、カウンタ１３に入力されない様にカウンタ
１３の出力がゲ゛一ト１２に入力されている。
゛になると、カウンタ１３に入力されない様にカウンタ
１３の出力がゲ゛一ト１２に入力されている。
もし、゛ｎ゛でないならばパルスはカウンタ１３に入り
、カウントアツプし、次の回線の動作がなされる。以上
第７図にて、制御回路５００の１例としてハードウエア
にて示したが、第８図の様な構成とし、第６図の動作を
全てマイクロコンピユータ一により実行することも可能
であり、この時セツト・りセツトは、コンピユーターバ
スにて制御されることとなる。
、カウントアツプし、次の回線の動作がなされる。以上
第７図にて、制御回路５００の１例としてハードウエア
にて示したが、第８図の様な構成とし、第６図の動作を
全てマイクロコンピユータ一により実行することも可能
であり、この時セツト・りセツトは、コンピユーターバ
スにて制御されることとなる。
また、タイミングパルスを割込端子に接続してもよく、
第６図の２以降の動作を割込処理とすることも可能であ
る。以上のように、本発明は複数の回線にそれぞれダイ
ヤル信号を送出するために、ダイヤルパルスを連続して
発生するためのダイヤルパルス発生手段（２１）と、前
記複数の回線にそれぞれ対応する複数の記憶領域を有し
て前記複数の回線にそれぞれ送出Ｊべき前記ダイヤル信
号を示す情報を対応する領域にそれぞれ記憶するための
メモリ手段（２０）と、該メモリ手段に接続されたカウ
ンタ手段（１３）と、前記メモリ手段の各記憶領域の内
容を順次前記カウンタ手段に読み出し前記ダイヤルパル
ス毎に減算又は加算した結果を前記複数の記憶領域のう
ちの該当する領域に収納するためのメモリ駆動手段（１
２，１４，１５，１６，１７，１９）と、前記複数の回
線にそれぞれ１対１に対応して設けられた複数のフリツ
プフロツプ４と、前記ダイヤルパルスを入力とするとと
もに出力側が前記複数の回線にそれぞれ接続され前記複
数のフリツプフロツプのうちの対応する一つのセツトに
より開きりセツトにより閉じられる複数のゲート手段（
５）と、前記複数のフリツプフロツプを前記複数の記憶
領域のうちの対応する領域の内容が予め定めた値になつ
たときにりセツトするための制御手段（１１，ｎＲ）と
を備えたダイヤル信号送出方式である。
第６図の２以降の動作を割込処理とすることも可能であ
る。以上のように、本発明は複数の回線にそれぞれダイ
ヤル信号を送出するために、ダイヤルパルスを連続して
発生するためのダイヤルパルス発生手段（２１）と、前
記複数の回線にそれぞれ対応する複数の記憶領域を有し
て前記複数の回線にそれぞれ送出Ｊべき前記ダイヤル信
号を示す情報を対応する領域にそれぞれ記憶するための
メモリ手段（２０）と、該メモリ手段に接続されたカウ
ンタ手段（１３）と、前記メモリ手段の各記憶領域の内
容を順次前記カウンタ手段に読み出し前記ダイヤルパル
ス毎に減算又は加算した結果を前記複数の記憶領域のう
ちの該当する領域に収納するためのメモリ駆動手段（１
２，１４，１５，１６，１７，１９）と、前記複数の回
線にそれぞれ１対１に対応して設けられた複数のフリツ
プフロツプ４と、前記ダイヤルパルスを入力とするとと
もに出力側が前記複数の回線にそれぞれ接続され前記複
数のフリツプフロツプのうちの対応する一つのセツトに
より開きりセツトにより閉じられる複数のゲート手段（
５）と、前記複数のフリツプフロツプを前記複数の記憶
領域のうちの対応する領域の内容が予め定めた値になつ
たときにりセツトするための制御手段（１１，ｎＲ）と
を備えたダイヤル信号送出方式である。
以上、詳細に説明した様に本発明は複数の回線に安価な
構成にてダイヤルを送出する方式であり、かつ、同時に
多数の回線を扱えるものであるから、交換器ボタン電話
装置にとどまらず、複数の回線と、ダイヤルパルスでイ
ンターフエースする装置テレツクス交換機、フアクシミ
リの交換機等全てに実施することが可能である。
構成にてダイヤルを送出する方式であり、かつ、同時に
多数の回線を扱えるものであるから、交換器ボタン電話
装置にとどまらず、複数の回線と、ダイヤルパルスでイ
ンターフエースする装置テレツクス交換機、フアクシミ
リの交換機等全てに実施することが可能である。
【図面の簡単な説明】
第１図は本発明を適用する回路系を示すプロツク図、第
２図及び第３図は従来例を示すプロツク図、第４図及び
第８図は本発明の実施例を示ずプロツク図、第５図は本
発明の動作を説明するためのタイミングチヤート、第６
図及び第７図は本発明に用いる制御回路の１例を説明す
るためのフローチヤート及びプロツクダイヤグラムであ
る。
２図及び第３図は従来例を示すプロツク図、第４図及び
第８図は本発明の実施例を示ずプロツク図、第５図は本
発明の動作を説明するためのタイミングチヤート、第６
図及び第７図は本発明に用いる制御回路の１例を説明す
るためのフローチヤート及びプロツクダイヤグラムであ
る。
Claims (1)
- １ 複数の回線にそれぞれダイヤル信号を送出するため
に、ダイヤルパルスを連続して発生するためのダイヤル
パルス発生手段と、前記複数の回線にそれぞれ対応する
複数の記憶領域を有して前記複数の回線にそれぞれ送出
すべき前記ダイヤル信号を示す情報を対応する領域にそ
れぞれ記憶するためのメモリ手段と、該メモリ手段に接
続されたカウンタ手段と、前記メモリ手段の各記憶領域
の内容を順次前記カウンタ手段に読み出し前記ダイヤル
パルス毎に減算又は加算した結果を前記複数の記憶領域
のうちの該当する領域に収納するためのメモリ駆動手段
と、前記複数の回線にそれぞれ１対１に対応して設けら
れた複数のフリップフロップと、前記ダイヤルパルスを
入力とするとともに出力側が前記複数の回線にそれぞれ
接続され、前記複数のフリップフロップのうちの対応す
る一つのセットにより開きリセットにより閉じられる複
数のゲート手段と、前記複数のフリップフロップを前記
複数の記憶領域のうちの対応する領域の内容が予め定め
た値になつたときにリセットするための制御手段とを備
えたダイヤル信号送出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54154659A JPS591030B2 (ja) | 1979-11-29 | 1979-11-29 | ダイヤル信号送出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54154659A JPS591030B2 (ja) | 1979-11-29 | 1979-11-29 | ダイヤル信号送出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5676668A JPS5676668A (en) | 1981-06-24 |
| JPS591030B2 true JPS591030B2 (ja) | 1984-01-10 |
Family
ID=15589066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54154659A Expired JPS591030B2 (ja) | 1979-11-29 | 1979-11-29 | ダイヤル信号送出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS591030B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58207783A (ja) * | 1982-05-28 | 1983-12-03 | Nec Corp | ダイヤルパルス発生回路 |
| JPS59196687A (ja) * | 1983-04-21 | 1984-11-08 | Iwatsu Electric Co Ltd | ボタン電話装置におけるダイヤル信号送出方式 |
| JPS6116659A (ja) * | 1984-07-02 | 1986-01-24 | Tokyo Electric Co Ltd | オ−トダイヤル装置におけるダイヤルパルス発生装置 |
-
1979
- 1979-11-29 JP JP54154659A patent/JPS591030B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5676668A (en) | 1981-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4032908A (en) | Security alarm system | |
| GB861272A (en) | Call recognition system | |
| GB942183A (en) | Improvements in or relating to data processing equipment | |
| JPS591030B2 (ja) | ダイヤル信号送出方式 | |
| US3683370A (en) | Input device | |
| US4321688A (en) | Electronic equipment capable of statistic processing | |
| US3462736A (en) | Data communication system | |
| US3201756A (en) | Magnetic pulse group decoder | |
| US3197650A (en) | Pulse sequence timer | |
| SU922715A1 (ru) | Устройство дл ввода информации | |
| US3387186A (en) | Relay counting chain | |
| US3702472A (en) | Pulse generator and encoder | |
| SU882018A1 (ru) | Цифровой дешифратор ЧМ Сигналов | |
| SU1140143A1 (ru) | Устройство дл приема информации | |
| SU126766A1 (ru) | Телеизмерительное электронное устройство | |
| JPS622688Y2 (ja) | ||
| SU397907A1 (ru) | УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ | |
| SU477553A1 (ru) | Автоматический номеронабиратель | |
| SU394772A1 (ru) | Датчик времени | |
| SU514411A1 (ru) | Устройство дл управлени шаговым двигателем | |
| JPS584291Y2 (ja) | 制御デ−タ信号検出装置 | |
| US3231721A (en) | Ferromagnetic "n" counter | |
| SU1564642A1 (ru) | Устройство дл моделировани приемно-передающего узла сети св зи | |
| SU1193672A1 (ru) | Числоимпульсный квадратор | |
| SU148595A1 (ru) | Двоичный счетчик |