JPS58164305A - 二相負荷用電力増幅回路 - Google Patents
二相負荷用電力増幅回路Info
- Publication number
- JPS58164305A JPS58164305A JP57045601A JP4560182A JPS58164305A JP S58164305 A JPS58164305 A JP S58164305A JP 57045601 A JP57045601 A JP 57045601A JP 4560182 A JP4560182 A JP 4560182A JP S58164305 A JPS58164305 A JP S58164305A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- phase
- stage
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は二相負荷に対して電源利轡率の高い電力増幅回
路に関するもの、である。
路に関するもの、である。
第1図は従来の二相負荷駆動用電力増幅回路を示す回路
図である。同図におい【、1はNPNトランジスタ、2
はPNP ) ?ンジスタ、vl、は入力信号端子、ν
、は出力端子である。トランジスタ1とトランジスタ・
2は相補接続されている。
図である。同図におい【、1はNPNトランジスタ、2
はPNP ) ?ンジスタ、vl、は入力信号端子、ν
、は出力端子である。トランジスタ1とトランジスタ・
2は相補接続されている。
この回路において入力電圧と出力電圧どの電圧利得は1
であるため、入力v6が電源電圧まで高ぐなつたとき、
出カシ、は、トランジスタのペース・エミ・ツタ間電圧
(以下V1□と略す)だけ入力II4より低くなり、g
、 m y、〜’ax中電源電圧−’axとなる。又
、入力可が接地電位まで下がった時出力V、はs”a
” ”、” ’III −’II となる。
であるため、入力v6が電源電圧まで高ぐなつたとき、
出カシ、は、トランジスタのペース・エミ・ツタ間電圧
(以下V1□と略す)だけ入力II4より低くなり、g
、 m y、〜’ax中電源電圧−’axとなる。又
、入力可が接地電位まで下がった時出力V、はs”a
” ”、” ’III −’II となる。
相補接続されたトランジスタ1および2と同じように相
補接続されたトランジスタ1′および2″は、プッどユ
・プル構成をとりているため、負荷3の両端に加わるダ
イナミックレンジ□は、(ν、 −2Vmx ’)とな
る。通常人力V、は、電源電圧より低いので、負荷5に
加わるダイナミックレジは、電源電圧よ□り低くなり、
電源利用率が悪くなる。
補接続されたトランジスタ1′および2″は、プッどユ
・プル構成をとりているため、負荷3の両端に加わるダ
イナミックレンジ□は、(ν、 −2Vmx ’)とな
る。通常人力V、は、電源電圧より低いので、負荷5に
加わるダイナミックレジは、電源電圧よ□り低くなり、
電源利用率が悪くなる。
本発明の・目的は、上記した従来技術の欠点をなくし、
二相負荷駆動電力増幅回路のダイナミックレンジを広<
シ、電源電圧を有効に利用した二相負荷駆動電力増幅回
路を提供することにある。
二相負荷駆動電力増幅回路のダイナミックレンジを広<
シ、電源電圧を有効に利用した二相負荷駆動電力増幅回
路を提供することにある。
本発明は、上記目的を達成するため、PNP )ランジ
スタとNpN )ランジスタをダーリントン接続したト
ランジスタ対を相補接続して得られるループ利得の非常
に大きい増幅回路な二相の各相に対応して構成し、後段
の共通コレクタ接続点と前段の共通エミ、り接続点であ
る逆相信号接続点を第1の帰還抵抗で接続し、前段の共
通エミッタ端子に第2の抵抗の一端を接続し、jI2の
抵抗の他端を他の一相の同様に接続した第2の抵抗と接
続することにより、増幅回路の電”圧利得を1以上に上
げ、増幅回路のダイナミックレンジを電源電圧程度まで
広げ°ることを第1の特徴とし、各相の第2の抵抗の一
端を相互に接続するととKより、誼接続点の電圧が一定
となり、あたかも直流電源に第2の抵抗の一端が接続さ
れているように動作することを第2の特徴とする。
スタとNpN )ランジスタをダーリントン接続したト
ランジスタ対を相補接続して得られるループ利得の非常
に大きい増幅回路な二相の各相に対応して構成し、後段
の共通コレクタ接続点と前段の共通エミ、り接続点であ
る逆相信号接続点を第1の帰還抵抗で接続し、前段の共
通エミッタ端子に第2の抵抗の一端を接続し、jI2の
抵抗の他端を他の一相の同様に接続した第2の抵抗と接
続することにより、増幅回路の電”圧利得を1以上に上
げ、増幅回路のダイナミックレンジを電源電圧程度まで
広げ°ることを第1の特徴とし、各相の第2の抵抗の一
端を相互に接続するととKより、誼接続点の電圧が一定
となり、あたかも直流電源に第2の抵抗の一端が接続さ
れているように動作することを第2の特徴とする。
以下、本発明の一実施例を第2−を用いて説明する。同
図において18,18’は電1力増幅回路であり、同一
構成をなしているので、−相分の電力増幅回路18につ
いてまず説明する。
図において18,18’は電1力増幅回路であり、同一
構成をなしているので、−相分の電力増幅回路18につ
いてまず説明する。
前段のNPN )ランジスタ4と前段のトランジスタ5
は相補接続され前段のトランジスタ群を構成する。トラ
ンジスタ4のコレクタは後段のPNP )ランジスタロ
0ペースに接続され、トランジスタ5のコレクタは後段
のNpN )ランジスタフのペースに接続され、トラン
ジスタ6とトランジスタ7は相補接続されて、後段のト
ランジスタ群を゛なし、共用のコレクタ端子は、出力端
子となる。゛前段のトランジスタ群4と5の共通エミッ
タは、後段のトランジスタ群6と7の共通コレクタと、
第1の抵抗9により接続される。トランジスタ4と5の
共通ペースは、入力端子となる。またトランジスタ4と
5の共通エミッタには、第2の抵抗10の一端が接続さ
れ、該抵抗10の他端は、同様に構成された第2相の゛
電′力増幅器18′の第2の抵抗10″と相互に接続さ
れる。
は相補接続され前段のトランジスタ群を構成する。トラ
ンジスタ4のコレクタは後段のPNP )ランジスタロ
0ペースに接続され、トランジスタ5のコレクタは後段
のNpN )ランジスタフのペースに接続され、トラン
ジスタ6とトランジスタ7は相補接続されて、後段のト
ランジスタ群を゛なし、共用のコレクタ端子は、出力端
子となる。゛前段のトランジスタ群4と5の共通エミッ
タは、後段のトランジスタ群6と7の共通コレクタと、
第1の抵抗9により接続される。トランジスタ4と5の
共通ペースは、入力端子となる。またトランジスタ4と
5の共通エミッタには、第2の抵抗10の一端が接続さ
れ、該抵抗10の他端は、同様に構成された第2相の゛
電′力増幅器18′の第2の抵抗10″と相互に接続さ
れる。
電力増幅回路18のトランジスタ4において、エミ、り
に対してペース電圧が上昇するとペース電流は増加し、
トランジスタ4のコレクタ電流はペース電流の電流増幅
率(以下APIと略j)倍だけ流れて、トランジスタ6
0ベース電流となり、トランジスタ6のiレクタ電流は
、トランジスタ40ペース電流に対して(hpx4×^
F1.)′だけ流れて、負荷電流として供給し、トラン
ジスタ6のコレクタ電圧は上昇する。但しhyx4はト
ランジスタ4の電流増幅率であり、AFJ 6はトラン
ジスタ6のそれである。
に対してペース電圧が上昇するとペース電流は増加し、
トランジスタ4のコレクタ電流はペース電流の電流増幅
率(以下APIと略j)倍だけ流れて、トランジスタ6
0ベース電流となり、トランジスタ6のiレクタ電流は
、トランジスタ40ペース電流に対して(hpx4×^
F1.)′だけ流れて、負荷電流として供給し、トラン
ジスタ6のコレクタ電圧は上昇する。但しhyx4はト
ランジスタ4の電流増幅率であり、AFJ 6はトラン
ジスタ6のそれである。
次にエミ、り電圧をペースに対し【下げていくと、上記
と同様にトランジスタ6のコレクタ電圧は上昇する。つ
まり、トランジスタ4と5の共通ベース端子は出力に対
して同相入力となり、該トランジスタ4と5の共通エミ
ッタ端子は、出力に対して逆相入力となる。第1の帰還
抵抗9をトランジスタ6と7の共通コレクタ接続点と、
トランジスタ4と5の共通エミッタ接続点の関に!I続
し、第2の帰還抵抗10をトランジスタ4と5の共通エ
ミ、りに接続し、抵抗10の他端を一定電圧と仮定する
と、一般の負帰還増幅器と同様に、電力増幅器18の電
圧利得は、抵抗9の抵抗値をR9とし、抵抗10の抵抗
値をR10とすると、(1+R9/R1゜)となり、抵
抗比で決まる増幅率となる。
と同様にトランジスタ6のコレクタ電圧は上昇する。つ
まり、トランジスタ4と5の共通ベース端子は出力に対
して同相入力となり、該トランジスタ4と5の共通エミ
ッタ端子は、出力に対して逆相入力となる。第1の帰還
抵抗9をトランジスタ6と7の共通コレクタ接続点と、
トランジスタ4と5の共通エミッタ接続点の関に!I続
し、第2の帰還抵抗10をトランジスタ4と5の共通エ
ミ、りに接続し、抵抗10の他端を一定電圧と仮定する
と、一般の負帰還増幅器と同様に、電力増幅器18の電
圧利得は、抵抗9の抵抗値をR9とし、抵抗10の抵抗
値をR10とすると、(1+R9/R1゜)となり、抵
抗比で決まる増幅率となる。
この増幅率を適当に設定すれば、トランジスタ6は飽和
状態となり、トランジスタ6のコレクタ電圧は(電源電
圧−トランジスタロのコレフタ・エミッタ間の飽和電圧
)まで上昇することができる。逆にトランジスタ4と5
からなる前段のトランジスタ群のベース電圧が下がると
トランジスタ5はトランジスタ4に対応し、トランジス
タ7は、トランジスタ6に対応した動作をして、トラン
ジスタ7は飽和し、トランジスタ7のコレクタ電圧は、
トランジスタ7のエミッタ・コレクタ飽和電圧まで下降
する。すなわち、電力増幅器18の出力のダイナミック
レンジは、(電源電圧−2×後段のトランジスタのエミ
、り・コレクタ間飽和電圧)となる。
状態となり、トランジスタ6のコレクタ電圧は(電源電
圧−トランジスタロのコレフタ・エミッタ間の飽和電圧
)まで上昇することができる。逆にトランジスタ4と5
からなる前段のトランジスタ群のベース電圧が下がると
トランジスタ5はトランジスタ4に対応し、トランジス
タ7は、トランジスタ6に対応した動作をして、トラン
ジスタ7は飽和し、トランジスタ7のコレクタ電圧は、
トランジスタ7のエミッタ・コレクタ飽和電圧まで下降
する。すなわち、電力増幅器18の出力のダイナミック
レンジは、(電源電圧−2×後段のトランジスタのエミ
、り・コレクタ間飽和電圧)となる。
第2図において、電力増幅器18の出力が増加すると、
演算増幅器8′の正相入力端子は、抵抗13.14で分
圧された分だけ上昇し、演算増幅器8′の逆相入力端子
が正相入力端子と等しくなるところでバランスするよう
に、電力増幅回路18′の出力が決まる。電力増幅回路
18の出力が上昇すると、抵抗13と14で分圧された
分だけ電流検出用抵抗150両端に電圧差が生じ、抵抗
15で割った値の電流が、電力増幅回路1Bから、電流
検出用抵抗15.負荷3.電力増幅回路18゛を通して
流れる。すなわち、電力増幅器18と18′の出力は、
逆相で変化する。
演算増幅器8′の正相入力端子は、抵抗13.14で分
圧された分だけ上昇し、演算増幅器8′の逆相入力端子
が正相入力端子と等しくなるところでバランスするよう
に、電力増幅回路18′の出力が決まる。電力増幅回路
18の出力が上昇すると、抵抗13と14で分圧された
分だけ電流検出用抵抗150両端に電圧差が生じ、抵抗
15で割った値の電流が、電力増幅回路1Bから、電流
検出用抵抗15.負荷3.電力増幅回路18゛を通して
流れる。すなわち、電力増幅器18と18′の出力は、
逆相で変化する。
は、電力増幅器18の出力と同じ大きさで、逆相の動き
をする。したがって、抵抗9,10.10’、9’から
なる経路において、抵抗9と9′の他端は同一振幅、逆
相で変化するため、R9−R9’ 、 R10−Rl0
’ とすれば、抵抗10と抵抗10’の接続点17は
、一定電圧となる。入力電圧V、が、基準電圧160E
oと等しい時、演算増幅器8の出力はEO2電力増幅器
18.18’の出力もE・となり、負荷5IICは電流
は流れない。第2の抵抗10と10″の接続をする。す
なわち入力−に対して、負荷3に流となる。
をする。したがって、抵抗9,10.10’、9’から
なる経路において、抵抗9と9′の他端は同一振幅、逆
相で変化するため、R9−R9’ 、 R10−Rl0
’ とすれば、抵抗10と抵抗10’の接続点17は
、一定電圧となる。入力電圧V、が、基準電圧160E
oと等しい時、演算増幅器8の出力はEO2電力増幅器
18.18’の出力もE・となり、負荷5IICは電流
は流れない。第2の抵抗10と10″の接続をする。す
なわち入力−に対して、負荷3に流となる。
以上説明したように、本発明によれば電力増幅器の出力
ダイナミックレンジが広く、該電力増幅器をプッシュプ
ル形式にすると、負荷両端に加わるダイナミックレジは
、はぼ電源電圧まで広がり、電源の利用率が高くなる。
ダイナミックレンジが広く、該電力増幅器をプッシュプ
ル形式にすると、負荷両端に加わるダイナミックレジは
、はぼ電源電圧まで広がり、電源の利用率が高くなる。
第1図は従来の二相負荷駆動用電力増幅回路を示す回路
図、第2図は本発明の一実施例を示す回路図、である。 符 号 の 説 明 1・・・・・・・・・・・・・・・NpN )ランジス
タ2・・−・・・・・・・・・・・ pNP )ランジ
スタ3・・・・・・・・・・・・・・・負荷4・・・・
・−・・・・・・・・前段のNpN )ランジスタ5・
・・・・・・・・・・・・・・前段のPNP )ランジ
スタロ・・・・・・・・・・・・・・・後段のPNP
)ランジスタフ・・・・・・・・・・・・・・・後段の
NpN )う/ラスタ8・・・・・−・・・・・・・・
演算増幅器9・・・・・・・・・・・・・・・第1の帰
還抵抗10・・・・・・・・・・・・第2の帰還抵抗1
1・・−・・・・・・・・演算増幅器8の第2の帰還抵
抗12・・・・・・・・・・・・演算増幅器8の第1の
帰還抵抗13・・・・・・・・・・・・分圧用抵抗14
・・・・・・・・・・・・分圧用抵抗15・・・・・−
・・・・・電流検出抵抗16・・・・・−・・・・・基
準電圧源17・・・・・・・・・・・・第2の帰還抵抗
10と10″の接続点18.18’・・・電力増幅回路 代理人弁理士 薄 1)利°幸 第 1 図 i2 記
図、第2図は本発明の一実施例を示す回路図、である。 符 号 の 説 明 1・・・・・・・・・・・・・・・NpN )ランジス
タ2・・−・・・・・・・・・・・ pNP )ランジ
スタ3・・・・・・・・・・・・・・・負荷4・・・・
・−・・・・・・・・前段のNpN )ランジスタ5・
・・・・・・・・・・・・・・前段のPNP )ランジ
スタロ・・・・・・・・・・・・・・・後段のPNP
)ランジスタフ・・・・・・・・・・・・・・・後段の
NpN )う/ラスタ8・・・・・−・・・・・・・・
演算増幅器9・・・・・・・・・・・・・・・第1の帰
還抵抗10・・・・・・・・・・・・第2の帰還抵抗1
1・・−・・・・・・・・演算増幅器8の第2の帰還抵
抗12・・・・・・・・・・・・演算増幅器8の第1の
帰還抵抗13・・・・・・・・・・・・分圧用抵抗14
・・・・・・・・・・・・分圧用抵抗15・・・・・−
・・・・・電流検出抵抗16・・・・・−・・・・・基
準電圧源17・・・・・・・・・・・・第2の帰還抵抗
10と10″の接続点18.18’・・・電力増幅回路 代理人弁理士 薄 1)利°幸 第 1 図 i2 記
Claims (1)
- 1)前段のNpN )ランジスタおよび前段のPNPN
シトジスタを相補接続し、共通のベースを正相入力端子
とし、共通のエミッタ端、子を逆相信号接続点とし、さ
らに、前記前段のNpNトランジスタのコレクタは、エ
ミッタが電源に接続された後段のPNP )ランジスタ
のペースに接続され、前記前段のPNP )ランジスタ
のコレクタは、エミッタが接地された後段のNpN )
ランジスタのベースに接続され、かつ後段の前記NpN
)ラーン、ジスタとPNP )ランジスタは相補接続
されてトランジスタ対をなし該トランジスタ対の共通の
コレクタ端子を出力端子としたトランジスタ群を二相の
各相毎に設け、各相毎の前記トランジスタ群において、
出力端子と逆相入力接続点の関に同一値の第1の負帰還
用抵抗な接続し、さらにそれぞれの逆相信号接続点に第
2の負帰還用抵抗の一端を接続し、鋏抵抗の他端を相互
に!l続し、各相の正相入力端子から2相の入力信号な
印加、し増幅して各相の出力、端子から負荷へ供給する
ようにしたことを特徴とする二相負荷用電力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57045601A JPS58164305A (ja) | 1982-03-24 | 1982-03-24 | 二相負荷用電力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57045601A JPS58164305A (ja) | 1982-03-24 | 1982-03-24 | 二相負荷用電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58164305A true JPS58164305A (ja) | 1983-09-29 |
Family
ID=12723867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57045601A Pending JPS58164305A (ja) | 1982-03-24 | 1982-03-24 | 二相負荷用電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58164305A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7804462B2 (en) | 2004-06-16 | 2010-09-28 | Olympus Corporation | Antenna cover and antenna apparatus |
-
1982
- 1982-03-24 JP JP57045601A patent/JPS58164305A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7804462B2 (en) | 2004-06-16 | 2010-09-28 | Olympus Corporation | Antenna cover and antenna apparatus |
US7804461B2 (en) | 2004-06-16 | 2010-09-28 | Olympus Corporation | Antenna cover and antenna apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4540951A (en) | Amplifier circuit | |
JPS648923B2 (ja) | ||
JPS6212692B2 (ja) | ||
JPS6212691B2 (ja) | ||
JPH0612859B2 (ja) | 差動増幅器回路 | |
JPS58164305A (ja) | 二相負荷用電力増幅回路 | |
US4267521A (en) | Compound transistor circuitry | |
JPH04369105A (ja) | 増幅器 | |
JPH0773170B2 (ja) | 差動増幅回路 | |
JP3733188B2 (ja) | パワーアンプ | |
JPH01223807A (ja) | 出力回路 | |
JPS6119549Y2 (ja) | ||
JPS6212693B2 (ja) | ||
JPH0540577Y2 (ja) | ||
JPS62117403A (ja) | カレントミラ−回路 | |
JPS6214729Y2 (ja) | ||
JPS6123852Y2 (ja) | ||
JPS6119547Y2 (ja) | ||
US4366448A (en) | Power-amplifying circuit | |
JPS6133006A (ja) | Agc回路 | |
JPH0314820Y2 (ja) | ||
JPH046130B2 (ja) | ||
KR840001334Y1 (ko) | 위상반전회로(位相反轉回路) | |
JPH0345567B2 (ja) | ||
JPS601965B2 (ja) | 増幅回路 |