JPS6214729Y2 - - Google Patents
Info
- Publication number
- JPS6214729Y2 JPS6214729Y2 JP1979127452U JP12745279U JPS6214729Y2 JP S6214729 Y2 JPS6214729 Y2 JP S6214729Y2 JP 1979127452 U JP1979127452 U JP 1979127452U JP 12745279 U JP12745279 U JP 12745279U JP S6214729 Y2 JPS6214729 Y2 JP S6214729Y2
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- bootstrap
- power amplifier
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 5
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 1
- 102100023843 Selenoprotein P Human genes 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229940119265 sepp Drugs 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案はステレオ増幅器等、複数個の電力増
幅回路を有する電力増幅器に係り、特に電力増幅
回路と電源回路との間に介挿されるブートストラ
ツプ回路を各々の電力増幅回路において共通化し
た電力増幅器に関する。
幅回路を有する電力増幅器に係り、特に電力増幅
回路と電源回路との間に介挿されるブートストラ
ツプ回路を各々の電力増幅回路において共通化し
た電力増幅器に関する。
従来、電力増幅回路のSVRR（電源電圧抑圧
比）、周波数特性および歪率を改善するために、
たとえば第１図に示すように電力増幅回路１を構
成する電力増幅用トランジスタの各々にブートス
トラツプ用トランジスタ２，３をカスコード接続
し、これらトランジスタ２，３のベースに各々一
定電圧値＋Vref，−Vrefを有するブートストラツ
プ用電源４，５を介して負荷６の出力（電圧値
v0）を印加するようにした電力増幅器が知られて
いる。この電力増幅器は、電力増幅回路１の電力
増幅用トランジスタにかかるコレクタ・エミツタ
間電圧をほぼ一定の電圧値＋Vref，−Vrefに保つ
ため、つまり第２図に示すようにブートストラツ
プ用トランジスタ２，３のエミツタ電圧＋ｖ，−
ｖと負荷６の出力電圧v0との差を一定の電圧値＋
Vref，−Vrefに保つため、前記SVRR、周波数特
性および歪率を改善するのみならず電力増幅回路
１に用いられるトランジスタの最大コレクタ・エ
ミツタ電圧が低い場合にも使用できる利点を有し
ている。このため、複数の電力増幅回路を有する
電力増幅器においては、各々の電力増幅回路にブ
ートストラツプ回路を個別的に設けることが一般
化されている。
比）、周波数特性および歪率を改善するために、
たとえば第１図に示すように電力増幅回路１を構
成する電力増幅用トランジスタの各々にブートス
トラツプ用トランジスタ２，３をカスコード接続
し、これらトランジスタ２，３のベースに各々一
定電圧値＋Vref，−Vrefを有するブートストラツ
プ用電源４，５を介して負荷６の出力（電圧値
v0）を印加するようにした電力増幅器が知られて
いる。この電力増幅器は、電力増幅回路１の電力
増幅用トランジスタにかかるコレクタ・エミツタ
間電圧をほぼ一定の電圧値＋Vref，−Vrefに保つ
ため、つまり第２図に示すようにブートストラツ
プ用トランジスタ２，３のエミツタ電圧＋ｖ，−
ｖと負荷６の出力電圧v0との差を一定の電圧値＋
Vref，−Vrefに保つため、前記SVRR、周波数特
性および歪率を改善するのみならず電力増幅回路
１に用いられるトランジスタの最大コレクタ・エ
ミツタ電圧が低い場合にも使用できる利点を有し
ている。このため、複数の電力増幅回路を有する
電力増幅器においては、各々の電力増幅回路にブ
ートストラツプ回路を個別的に設けることが一般
化されている。
しかしながら、各々の電力増幅回路ごとにブー
トストラツプ回路を設けることは、回路を複雑化
すると共に、必然的に製品のコストを上昇させ不
経済であつた。
トストラツプ回路を設けることは、回路を複雑化
すると共に、必然的に製品のコストを上昇させ不
経済であつた。
この考案は上記事情に鑑みなされたもので、複
数個の電力増幅回路を有する電力増幅器におい
て、電力増幅器に設けられるブートストラツプ回
路を各々の電力増幅回路に共通となしブートスト
ラツプ回路を簡略化し製品のコスト低減に寄与し
うる電力増幅器を提供することを目的とするもの
である。この目的を達成するためこの考案による
電力増幅器は、互いに独立し、それぞれ入力端子
および出力端子を有する複数個の電力増幅回路
と、これら電力増幅回路の各電力増幅用トランジ
スタの電源供給端子と共通にカスコード接続さ
れ、かつ、これら電力増幅用トランジスタの互い
に独立した出力端子からそれぞれブートストラツ
プのかけられた各電力増幅回路共通のブートスト
ラツプ用トランジスタと、このブートストラツプ
用トランジスタを介して前記各電力増幅回路に電
源を供給する電源回路とから構成されている。
数個の電力増幅回路を有する電力増幅器におい
て、電力増幅器に設けられるブートストラツプ回
路を各々の電力増幅回路に共通となしブートスト
ラツプ回路を簡略化し製品のコスト低減に寄与し
うる電力増幅器を提供することを目的とするもの
である。この目的を達成するためこの考案による
電力増幅器は、互いに独立し、それぞれ入力端子
および出力端子を有する複数個の電力増幅回路
と、これら電力増幅回路の各電力増幅用トランジ
スタの電源供給端子と共通にカスコード接続さ
れ、かつ、これら電力増幅用トランジスタの互い
に独立した出力端子からそれぞれブートストラツ
プのかけられた各電力増幅回路共通のブートスト
ラツプ用トランジスタと、このブートストラツプ
用トランジスタを介して前記各電力増幅回路に電
源を供給する電源回路とから構成されている。
以下この考案を第３図から第５図を参照しつつ
実施例により説明する。
実施例により説明する。
第３図はこの考案をステレオ用電力増幅器に適
用した場合の実施例を示し、図中符号１１，１１
ａはそれぞれ左チヤンネル電力増幅回路、右チヤ
ンネル電力増幅回路、１２，１３はブートストラ
ツプ回路、１４は電源回路である。
用した場合の実施例を示し、図中符号１１，１１
ａはそれぞれ左チヤンネル電力増幅回路、右チヤ
ンネル電力増幅回路、１２，１３はブートストラ
ツプ回路、１４は電源回路である。
前記左チヤンネル電力増幅回路１１は、左チヤ
ンネル入力端子１５に印加される入力信号を互い
にコンプリメンタリSEPP接続された電力増幅用
トランジスタ１６，１７によつて電力増幅し、出
力端子１８に接続された負荷１９に出力信号を供
給するようになつている。なお、図中ＥBE1，ＥB
Ｅ２は各々トランジスタ１６，１７のベースバイア
スを設定するためのバイアス電源を示し、ｒe1，
ｒe2は負荷１９とトランジスタ１６，１７との間
に挿入された小抵抗値を有するエミツタ抵抗であ
る。また、右チヤンネル電力増幅回路１１ａは、
前記左チヤンネル電力増幅回路１１と同一構成で
ある。なお、図において各々対応する構成要素に
は同一数字を付すと共に、右チヤンネル電力増幅
回路１１ａの構成要素には添字ａを付して示され
ている。
ンネル入力端子１５に印加される入力信号を互い
にコンプリメンタリSEPP接続された電力増幅用
トランジスタ１６，１７によつて電力増幅し、出
力端子１８に接続された負荷１９に出力信号を供
給するようになつている。なお、図中ＥBE1，ＥB
Ｅ２は各々トランジスタ１６，１７のベースバイア
スを設定するためのバイアス電源を示し、ｒe1，
ｒe2は負荷１９とトランジスタ１６，１７との間
に挿入された小抵抗値を有するエミツタ抵抗であ
る。また、右チヤンネル電力増幅回路１１ａは、
前記左チヤンネル電力増幅回路１１と同一構成で
ある。なお、図において各々対応する構成要素に
は同一数字を付すと共に、右チヤンネル電力増幅
回路１１ａの構成要素には添字ａを付して示され
ている。
前記電力増幅回路１１，１１ａの正方向バイア
ス側のトランジスタ１６，１６ａの各コレクタお
よび負方向バイアス側のトランジスタ１７，１７
ａの各コレクタはそれぞれブートストラツプ用の
トランジスタ２０，２１の各エミツタとカスコー
ド接続され、ブートストラツプ用のトランジスタ
２０，２１のコレクタは電源回路１４の正負電源
端子２２，２３にそれぞれ接続されている。そし
て、上記トランジスタ２０，２１の各ベースは、
正負一定の電圧値＋Vref，−Vrefを有したブート
ストラツプ用電源２４，２５の一端にそれぞれ接
続されている。またこれらブートストラツプ用電
源２４，２５の他端はダイオード２６，２６ａを
介してそれぞれの出力端子１８，１８ａに、ある
いはダイオード２７，２７ａを介してそれぞれの
出力端子１８，１８ａに接続されかつ抵抗２８，
２９を介して接地されている。つまり、上記構成
においては、ブートストラツプ回路１２は左右両
チヤンネルの電力増幅用トランジスタ１６，１６
ａに共通して用いられ、またブートストラツプ回
路１３はトランジスタ１７，１７ａに共通して用
いられ、それぞれのブートストラツプ回路１２，
１３の簡素化を企つている。
ス側のトランジスタ１６，１６ａの各コレクタお
よび負方向バイアス側のトランジスタ１７，１７
ａの各コレクタはそれぞれブートストラツプ用の
トランジスタ２０，２１の各エミツタとカスコー
ド接続され、ブートストラツプ用のトランジスタ
２０，２１のコレクタは電源回路１４の正負電源
端子２２，２３にそれぞれ接続されている。そし
て、上記トランジスタ２０，２１の各ベースは、
正負一定の電圧値＋Vref，−Vrefを有したブート
ストラツプ用電源２４，２５の一端にそれぞれ接
続されている。またこれらブートストラツプ用電
源２４，２５の他端はダイオード２６，２６ａを
介してそれぞれの出力端子１８，１８ａに、ある
いはダイオード２７，２７ａを介してそれぞれの
出力端子１８，１８ａに接続されかつ抵抗２８，
２９を介して接地されている。つまり、上記構成
においては、ブートストラツプ回路１２は左右両
チヤンネルの電力増幅用トランジスタ１６，１６
ａに共通して用いられ、またブートストラツプ回
路１３はトランジスタ１７，１７ａに共通して用
いられ、それぞれのブートストラツプ回路１２，
１３の簡素化を企つている。
次に上記構成を有する電力増幅器の動作につい
て説明する。
て説明する。
入力端子１５，１５ａに供給された左右両チヤ
ンネルの入力信号は各々トランジスタ１６，１７
および１６ａ，１７ａによつて周知のようにプツ
シユプル増幅されて、負荷１９，１９ａにそれぞ
れ出力信号を供給する。そして負荷１９，１９ａ
の出力端子１８，１８ａに現われた出力信号が正
の電圧値を有する場合には、これら両出力信号の
うちいずれか高い方の電圧がダイオード２６ある
いは２６ａを介して、正の一定電圧＋Vrefだけ
シフトアツプされてブートストラツプ用トランジ
スタ２０のベースに供給される。このとき、ブー
トストラツプ用トランジスタ２１のベースには、
出力端子１８，１８ａに現われた正の電圧値を有
する出力信号がダイオード２７，２７ａによつて
阻止されるために、負の一定電圧−Vrefのみが
印加される。
ンネルの入力信号は各々トランジスタ１６，１７
および１６ａ，１７ａによつて周知のようにプツ
シユプル増幅されて、負荷１９，１９ａにそれぞ
れ出力信号を供給する。そして負荷１９，１９ａ
の出力端子１８，１８ａに現われた出力信号が正
の電圧値を有する場合には、これら両出力信号の
うちいずれか高い方の電圧がダイオード２６ある
いは２６ａを介して、正の一定電圧＋Vrefだけ
シフトアツプされてブートストラツプ用トランジ
スタ２０のベースに供給される。このとき、ブー
トストラツプ用トランジスタ２１のベースには、
出力端子１８，１８ａに現われた正の電圧値を有
する出力信号がダイオード２７，２７ａによつて
阻止されるために、負の一定電圧−Vrefのみが
印加される。
一方、負荷１９，１９ａの出力端子１８，１８
ａに現われた出力信号が負の電圧値を有する場合
には、上記した場と逆の状態をとり、トランジス
タ２０のベースには正の一定電圧＋Vrefのみが
印加され、トランジスタ２１のベースには出力端
子１８，１８ａに現われる出力信号のうちいずれ
か低い方の電圧が負の一定電圧−Vrefだけシフ
トダウンされて供給される。上記動作において、
出力端子１８，１８ａに供給される電圧ｖL，ｖR
と、トランジスタ２０，２１のエミツタに現われ
る電圧＋ｖ，−ｖとの関係は第４図に示すとおり
である。
ａに現われた出力信号が負の電圧値を有する場合
には、上記した場と逆の状態をとり、トランジス
タ２０のベースには正の一定電圧＋Vrefのみが
印加され、トランジスタ２１のベースには出力端
子１８，１８ａに現われる出力信号のうちいずれ
か低い方の電圧が負の一定電圧−Vrefだけシフ
トダウンされて供給される。上記動作において、
出力端子１８，１８ａに供給される電圧ｖL，ｖR
と、トランジスタ２０，２１のエミツタに現われ
る電圧＋ｖ，−ｖとの関係は第４図に示すとおり
である。
このようにブートストラツプ回路１２，１３は
左右両チヤンネルの出力信号のうちいずれか絶対
値の大きい出力信号レベルに応じて、対応する電
力増幅用のトランジスタ１６，１６ａあるいは１
７，１７ａをブートストラツプ、つまりコレク
タ・エミツタ間の電圧をほぼ一定値の＋Vref，−
Vrefに保つものである。なお、両左右チヤンネ
ルのうち出力信号レベルの小さい方の電力増幅用
トランジスタには正確なブートストラツプがかけ
られないが、ステレオ用電力増幅回路においては
両チヤンネルの出力信号レベルの差はあまり大き
くなくブートストラツプ効果は充分といえる。し
たがつて、この増幅器においては従来のように電
力増幅用トランジスタ１６，１６ａ，１７，１７
ａにそれぞれ個別的にブートストラツプ回路を設
ける必要がなく、共通化したブートストラツプ回
路１２，１３のみで回路の簡素化を企りうるもの
である。
左右両チヤンネルの出力信号のうちいずれか絶対
値の大きい出力信号レベルに応じて、対応する電
力増幅用のトランジスタ１６，１６ａあるいは１
７，１７ａをブートストラツプ、つまりコレク
タ・エミツタ間の電圧をほぼ一定値の＋Vref，−
Vrefに保つものである。なお、両左右チヤンネ
ルのうち出力信号レベルの小さい方の電力増幅用
トランジスタには正確なブートストラツプがかけ
られないが、ステレオ用電力増幅回路においては
両チヤンネルの出力信号レベルの差はあまり大き
くなくブートストラツプ効果は充分といえる。し
たがつて、この増幅器においては従来のように電
力増幅用トランジスタ１６，１６ａ，１７，１７
ａにそれぞれ個別的にブートストラツプ回路を設
ける必要がなく、共通化したブートストラツプ回
路１２，１３のみで回路の簡素化を企りうるもの
である。
また、第５図は第３図に示した実施例の構成要
素のうちブートストラツプ回路１２，１３の一定
電圧値＋Vref，−Vrefを有する電源２４，２５
を、正負電源端子２２，２３に接続された電流源
３０，３１と、定電圧ダイオード３２，３３と、
これら定電圧ダイオードの駆動用トランジスタ３
４，３５とより成る具体的な回路に置きかえると
ともに、電力増幅回路１１，１１ａにドライバ段
３６，３６ａを付加したものである。この構成に
おいては、上記一定電圧＋Vref，−Vrefが定電圧
ダイオード３２，３３のツエナー電圧によつて具
現化されるものである。なお、この図の構成にお
いてその作用は第３図に示す実施例と同一である
のでその説明を省略する。なお、第５図中第３図
と同一構成要素に対しては同一符号を付した。
素のうちブートストラツプ回路１２，１３の一定
電圧値＋Vref，−Vrefを有する電源２４，２５
を、正負電源端子２２，２３に接続された電流源
３０，３１と、定電圧ダイオード３２，３３と、
これら定電圧ダイオードの駆動用トランジスタ３
４，３５とより成る具体的な回路に置きかえると
ともに、電力増幅回路１１，１１ａにドライバ段
３６，３６ａを付加したものである。この構成に
おいては、上記一定電圧＋Vref，−Vrefが定電圧
ダイオード３２，３３のツエナー電圧によつて具
現化されるものである。なお、この図の構成にお
いてその作用は第３図に示す実施例と同一である
のでその説明を省略する。なお、第５図中第３図
と同一構成要素に対しては同一符号を付した。
以上説明したように、この考案による電力増幅
器は、複数個の電力増幅回路に共通するブートス
トラツプ回路を用いているので、電力増幅器に設
けられるブートストラツプ回路を簡略化でき製品
のコスト低減に寄与しうるものである。
器は、複数個の電力増幅回路に共通するブートス
トラツプ回路を用いているので、電力増幅器に設
けられるブートストラツプ回路を簡略化でき製品
のコスト低減に寄与しうるものである。
第１図は従来の電力増幅回路の一例を示す回路
図、第２図は第１図に示す回路の各部電圧を示す
説明図、第３図はこの考案の一実施例を示す電力
増幅器の回路図、第４図は第３図に示す回路の各
部電圧を示す説明図、第５図は第３図に示す回路
をより具体的に示した実施例の回路図である。 １１，１１ａ……電力増幅回路、１４……電源
回路、２０，２１……ブートストラツプ用トラン
ジスタ。
図、第２図は第１図に示す回路の各部電圧を示す
説明図、第３図はこの考案の一実施例を示す電力
増幅器の回路図、第４図は第３図に示す回路の各
部電圧を示す説明図、第５図は第３図に示す回路
をより具体的に示した実施例の回路図である。 １１，１１ａ……電力増幅回路、１４……電源
回路、２０，２１……ブートストラツプ用トラン
ジスタ。
Claims (1)
- 互いに独立し、それぞれ入力端子および出力端
子を有する複数個の電力増幅回路と、これら電力
増幅回路の各電力増幅用トランジスタの電源供給
端子と共通にカスコード接続され、かつ、これら
電力増幅用トランジスタの互いに独立した出力端
子からそれぞれブートストラツプのかけられた各
電力増幅回路共通のブートストラツプ用トランジ
スタと、このブートストラツプ用トランジスタを
介して前記各電力増幅回路に電源を供給する電源
回路とを備えてなる電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979127452U JPS6214729Y2 (ja) | 1979-09-14 | 1979-09-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979127452U JPS6214729Y2 (ja) | 1979-09-14 | 1979-09-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5643919U JPS5643919U (ja) | 1981-04-21 |
| JPS6214729Y2 true JPS6214729Y2 (ja) | 1987-04-15 |
Family
ID=29359311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979127452U Expired JPS6214729Y2 (ja) | 1979-09-14 | 1979-09-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214729Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6245154B2 (ja) | 2014-12-01 | 2017-12-13 | トヨタ自動車株式会社 | 電池パックおよび車両 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142050A (en) * | 1978-04-27 | 1979-11-05 | Pioneer Electronic Corp | Amplifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53150303U (ja) * | 1977-05-02 | 1978-11-27 | ||
| JPS6123646Y2 (ja) * | 1977-09-01 | 1986-07-15 |
-
1979
- 1979-09-14 JP JP1979127452U patent/JPS6214729Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54142050A (en) * | 1978-04-27 | 1979-11-05 | Pioneer Electronic Corp | Amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5643919U (ja) | 1981-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001522566A (ja) | 直線性と帯域幅が改善された可変利得増幅器 | |
| WO1998023027A1 (en) | Folded-cascode amplifier stage | |
| GB1322516A (en) | Signal translating stage | |
| US4431972A (en) | Push-pull amplifier | |
| US4333059A (en) | Power amplifying circuit | |
| US4274060A (en) | Signal change-over amplifier | |
| US4135162A (en) | Power amplifier circuits | |
| JPS6212692B2 (ja) | ||
| JP2877315B2 (ja) | 低周波増幅器のための集積可能なａｂ級出力段 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| JPH0612859B2 (ja) | 差動増幅器回路 | |
| JPS6214729Y2 (ja) | ||
| EP0164182B1 (en) | Jfet active load input stage | |
| US4101842A (en) | Differential amplifier | |
| US4633100A (en) | Darlington transistor arrangement | |
| US4206419A (en) | Power amplifier | |
| US3904974A (en) | Power amplifier with a bootstrapped driver stage | |
| US5065112A (en) | Amplification circuit with improved linearity | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| US4831337A (en) | Wideband amplifier | |
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| US4027272A (en) | Amplifier | |
| JPH01264405A (ja) | 切換回路 | |
| US4366448A (en) | Power-amplifying circuit | |
| JPS6223133Y2 (ja) |