JPS58154626A - 光検出装置 - Google Patents
光検出装置Info
- Publication number
- JPS58154626A JPS58154626A JP3838982A JP3838982A JPS58154626A JP S58154626 A JPS58154626 A JP S58154626A JP 3838982 A JP3838982 A JP 3838982A JP 3838982 A JP3838982 A JP 3838982A JP S58154626 A JPS58154626 A JP S58154626A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- reference voltage
- photoelectric conversion
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 18
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000003384 imaging method Methods 0.000 description 2
- 241000801954 Karana Species 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は光電変換素子に依って光検出を行なう光検出装
置に関する。
置に関する。
この極光検出装置は、主に撞像装置として用いられるも
のであって、複数の光電変換素子からなる光電変換素子
列を備えれば、−次元の＠＊＊置、さらにこの光電変換
素子列を複数本並列配置すれば％２次元の撮像装置が構
成される。
のであって、複数の光電変換素子からなる光電変換素子
列を備えれば、−次元の＠＊＊置、さらにこの光電変換
素子列を複数本並列配置すれば％２次元の撮像装置が構
成される。
現存する光検出装置の構成を第１図に示す。同図の光検
出装置け、フォトダイオードＤに並列接続されたコンデ
ンサＣにスイッチングトランジスタＱを直列接続した構
成の光電変換回路（１］を備え、この７オトダイオード
Ｄでの受光前に、プリチャージ回路（２）から得られる
一定電圧Ｖｐ を上記光電変換回路（１）のスイッチン
グトランジスタＱを介して上記コンデンサＣに印加し、
このコンデンサＣに一定量の電荷を貯え、このフォトダ
イオードＤの受光時に於いて上記コンデンサＣの電荷が
フォトダイオードＤを経て放電される為に生じるコンデ
ンサＣの端子電圧ＶＩＮの低下分を検出する事に依り、
フォトダイオードＤでの放電電荷量、即ち受光光量を検
知するものであるっそして、この電圧ＶＩＮの低下分、
即ち、電圧ＶＩＮの変化分を検出する為に、差動増巾回
路（４）に依って、基準電圧発生回路（３）から得られ
る基準電圧ＶＲＩと、上記電圧ＶＩＮと、の差電圧を増
巾した電圧が光検知電圧■ｏｕｔとして出力される。
出装置け、フォトダイオードＤに並列接続されたコンデ
ンサＣにスイッチングトランジスタＱを直列接続した構
成の光電変換回路（１］を備え、この７オトダイオード
Ｄでの受光前に、プリチャージ回路（２）から得られる
一定電圧Ｖｐ を上記光電変換回路（１）のスイッチン
グトランジスタＱを介して上記コンデンサＣに印加し、
このコンデンサＣに一定量の電荷を貯え、このフォトダ
イオードＤの受光時に於いて上記コンデンサＣの電荷が
フォトダイオードＤを経て放電される為に生じるコンデ
ンサＣの端子電圧ＶＩＮの低下分を検出する事に依り、
フォトダイオードＤでの放電電荷量、即ち受光光量を検
知するものであるっそして、この電圧ＶＩＮの低下分、
即ち、電圧ＶＩＮの変化分を検出する為に、差動増巾回
路（４）に依って、基準電圧発生回路（３）から得られ
る基準電圧ＶＲＩと、上記電圧ＶＩＮと、の差電圧を増
巾した電圧が光検知電圧■ｏｕｔとして出力される。
上述の叩き光検出装置は、トランジスタに依って構成さ
れている為に、温度変化及び製造時の特性のバラツキが
原因となって、実際には、上記フォトダイオードＤでの
受光光量が一定であっても上記光検出電圧Ｖｏｕｔが変
動してしまう不都合が生じるっ この為、プリチャージ回路（２１及び基準電圧発生回路
（３）として則−特性を有するトランジスタ構成の定電
圧発生回路を用いる事の試みがなされている。この場合
、両回路（２）、（３）から得られる一定電圧Ｖｐ と
基準電圧■旧とが等しくなり、これ等電圧Ｖｐ、ＶＲ［
は上述の温度変化１に依って同様に変動する。従って、
このプリチャージ回路（２）からの一定電圧Ｖｐのｉｔ
ｂ成分がそのまま上記光電変換回路（１）のコンデンサ
Ｃ間の電圧ＶＩＮの変勧収分となるが、この質重成分は
差動増巾回路（４）に於いて、基準電圧発生回路（３）
からの基準電圧ＶＲＩの変＃ｊＪ成分に依って相殺され
る事になり、この結果、上記差１増巾回路（４）からは
上述の温度変化等に起因する変動のない安定した光検出
電圧Ｖｏｕｔが得られるっ ところが、上述の差動増巾回路（４１）の出力である光
検出電圧Ｖｏｕｔ ｌこの回路（４）への肉入カ亀圧■
ＩＮ、ＶＲｒの関保は、第２図に示す如く、Ｖｏｕｔ
＝ ＶＲＯ十Ｇ （ＶＩＮ −ＶＲＩ ）ただし、Ｇけ
項中率、ＶＲＯは両人カ電圧ＶＩＮとＶＲＩが等しい時
のＶｏｕｔの値 で表わされ、上述の場合には、光電変換回路（１）のフ
ォトダイオードＤでの受光後のコンデンサＣの端子電圧
ＶＴＨの最大値が基準電圧ＶＲＩとなっている為に、光
検出電圧Ｖｏｕｔ Ｉｄ、その出力特性の電圧ＶＲｏの
０点を中心とした線！！ｉｌ−！＃斌Ａ・Ｂ点間の内の
半分の０・Ｂ点間の＠城にしか存在せず、そのダイナミ
ックレンジの低下を来たすものであったっ 本発明＃′ｉ祈る点に矯みて為されたものであり、温度
変化等の影響を同様に受けるプリチャージ回路と基＊ｔ
ｉ圧発生回路とを備え、プリチャージ回路からの一定電
圧より基準電圧発生回路からの基準電圧を小ならしめた
光検出装置を提供するものであるっ 本発明の光検出装置に用いられるプリチャージ回路（２
）を第６図に示し、並びに基準電圧発生回路（３）を第
４図に示し、さらに差動増巾回路（４）を第５図に示す
っｇｌＩ；２図のプリチャージ回路（２）はエンハンス
メント型の第１のＭＯＳＦＥＴ （ＭＯ５型電界効果
トランジスタ）、Ｑｌｌ並びにデプレション型（Ｄ第２
）ＭＯＳＦＥＴ 、Ｑ２ カラナ’）、第１ ＯＭＯ
ＳＦＥＴ、Ｑ＋のドレインとそのゲートとが共に電源Ｖ
ＤＤに接続されさらにそのソースが、第２のＭＯＳＦＥ
Ｔ、Ｑ２のドレインに接続されている。そして、この第
２のＭＯＳＦＥＴ−Ｑ２のソースとそのゲートとが共に
４％ｌさレテオリ、これ’４！ＭＯ８ＦＥＴ −Ｑ ＋
、Ｑ２の接続中点から一定電圧Ｖｐが得られるＵｔとな
っているっ従ってこの一定電圧ｖｐ＃−ｉ電源電圧ｖＤ
Ｄカら第１のＭＯＳＦＥＴ、Ｑ＋ のしきい値電圧ＶＴ
を差し引いた値ＶＤＤ−ＶＴとなるっ第４図の基準電圧
発生回路（３）は、上記プリチャージ回路（２１）第１
（Ｄ ＭＯＳＦＥＴ 、Ｑ ＋ と同特性）、ｒ−ン
ハンスメント型の嘉６及び第４のＭＯＳＦＥＴ、Ｑ３Δ
、Ｑ４並びに、上記プリチャージ回路（２）のｖ；２の
ＭＯＳＦＥＴ、Ｑ２ と同特性のデプレション型の第５
れ、そのソースが第４のＭＯＳＦＥＴ、Ｑｚのトンイン
及びゲートに接続されている。そしてこの第４及び第５
０Ｍ０８ＦＥＴ、Ｑ４、Ｑ５ｉ！上記フリチャージ回路
（２）の第１及び第２ のＭＯＳＦＥＴ、Ｑ＋、Ｑ２と
同様に直列接続され、これ等ＭＯ８ＦＥＴ−０４、Ｑ５
の接続中点力・ら基準電圧ＶＲＩが得られる構成となっ
ている。従って、この基準電圧ＶＲＩ は電源電圧Ｖ
ＤＤから第６及び第４のＭＯＳＦＥＴ−Ｑ ５、Ｑ４の
しきい値電圧の和２ ＶＴ を等し引いた値（ＶＤ−２
ＶＴ）となろう 更に、第５図の差動増巾器（５）は本願出願人が先に出
願した特願昭５６−９３３２号のｒＦＥＴ差紡増差動路
」を採用しているっこの差動増幅器（４）は、基本的に
特性の揃った一対のレベルシフト回路として機能する第
１、第２電圧発生回路偵０（４りと、各々対応する電圧
発生回路のレベルシフト出力を入力とする斎−特性の高
ゲイン第１、第２位相反転増巾回路（４３Ｉ４４）と、
前記第１位相反転増中回路（４３から前記第１電圧発生
回路Ｉに至る負帰還接続（６及び上記第１位相反転増中
回路（４３から前記第２電圧発生回路りに至る準負帰還
接続＋４Ｑとを備えているう 前記第１、第２電圧発生回路ｆ４Ｎ２は、それぞれＭＯ
８ＦＥＴＱ１１、Ｑｌ２ 或けＱ２＋、Ｑ２２ の
直列接続で構成され、下段のＭＯＳＦＥＴ−Ｑ＋＋、或
はＱ２＋のゲートに印加される入力電圧ＶＩＮ或は基準
電圧ｖｓｒ虹をレベルシフトし、そのドレイン出力を対
応する位相反転増巾回路（４３、或はｕ４に入力として
供給するっそして、これ等第１及び第２位相反転増中回
％（４３（４４には、プッシュプル型位相反転増中器が
用いられ、この第１位相反転増中回路（ハ）の出力を、
上記第１電圧発生回路０υの上段のＭＯＳＦＥＴ。
れている為に、温度変化及び製造時の特性のバラツキが
原因となって、実際には、上記フォトダイオードＤでの
受光光量が一定であっても上記光検出電圧Ｖｏｕｔが変
動してしまう不都合が生じるっ この為、プリチャージ回路（２１及び基準電圧発生回路
（３）として則−特性を有するトランジスタ構成の定電
圧発生回路を用いる事の試みがなされている。この場合
、両回路（２）、（３）から得られる一定電圧Ｖｐ と
基準電圧■旧とが等しくなり、これ等電圧Ｖｐ、ＶＲ［
は上述の温度変化１に依って同様に変動する。従って、
このプリチャージ回路（２）からの一定電圧Ｖｐのｉｔ
ｂ成分がそのまま上記光電変換回路（１）のコンデンサ
Ｃ間の電圧ＶＩＮの変勧収分となるが、この質重成分は
差動増巾回路（４）に於いて、基準電圧発生回路（３）
からの基準電圧ＶＲＩの変＃ｊＪ成分に依って相殺され
る事になり、この結果、上記差１増巾回路（４）からは
上述の温度変化等に起因する変動のない安定した光検出
電圧Ｖｏｕｔが得られるっ ところが、上述の差動増巾回路（４１）の出力である光
検出電圧Ｖｏｕｔ ｌこの回路（４）への肉入カ亀圧■
ＩＮ、ＶＲｒの関保は、第２図に示す如く、Ｖｏｕｔ
＝ ＶＲＯ十Ｇ （ＶＩＮ −ＶＲＩ ）ただし、Ｇけ
項中率、ＶＲＯは両人カ電圧ＶＩＮとＶＲＩが等しい時
のＶｏｕｔの値 で表わされ、上述の場合には、光電変換回路（１）のフ
ォトダイオードＤでの受光後のコンデンサＣの端子電圧
ＶＴＨの最大値が基準電圧ＶＲＩとなっている為に、光
検出電圧Ｖｏｕｔ Ｉｄ、その出力特性の電圧ＶＲｏの
０点を中心とした線！！ｉｌ−！＃斌Ａ・Ｂ点間の内の
半分の０・Ｂ点間の＠城にしか存在せず、そのダイナミ
ックレンジの低下を来たすものであったっ 本発明＃′ｉ祈る点に矯みて為されたものであり、温度
変化等の影響を同様に受けるプリチャージ回路と基＊ｔ
ｉ圧発生回路とを備え、プリチャージ回路からの一定電
圧より基準電圧発生回路からの基準電圧を小ならしめた
光検出装置を提供するものであるっ 本発明の光検出装置に用いられるプリチャージ回路（２
）を第６図に示し、並びに基準電圧発生回路（３）を第
４図に示し、さらに差動増巾回路（４）を第５図に示す
っｇｌＩ；２図のプリチャージ回路（２）はエンハンス
メント型の第１のＭＯＳＦＥＴ （ＭＯ５型電界効果
トランジスタ）、Ｑｌｌ並びにデプレション型（Ｄ第２
）ＭＯＳＦＥＴ 、Ｑ２ カラナ’）、第１ ＯＭＯ
ＳＦＥＴ、Ｑ＋のドレインとそのゲートとが共に電源Ｖ
ＤＤに接続されさらにそのソースが、第２のＭＯＳＦＥ
Ｔ、Ｑ２のドレインに接続されている。そして、この第
２のＭＯＳＦＥＴ−Ｑ２のソースとそのゲートとが共に
４％ｌさレテオリ、これ’４！ＭＯ８ＦＥＴ −Ｑ ＋
、Ｑ２の接続中点から一定電圧Ｖｐが得られるＵｔとな
っているっ従ってこの一定電圧ｖｐ＃−ｉ電源電圧ｖＤ
Ｄカら第１のＭＯＳＦＥＴ、Ｑ＋ のしきい値電圧ＶＴ
を差し引いた値ＶＤＤ−ＶＴとなるっ第４図の基準電圧
発生回路（３）は、上記プリチャージ回路（２１）第１
（Ｄ ＭＯＳＦＥＴ 、Ｑ ＋ と同特性）、ｒ−ン
ハンスメント型の嘉６及び第４のＭＯＳＦＥＴ、Ｑ３Δ
、Ｑ４並びに、上記プリチャージ回路（２）のｖ；２の
ＭＯＳＦＥＴ、Ｑ２ と同特性のデプレション型の第５
れ、そのソースが第４のＭＯＳＦＥＴ、Ｑｚのトンイン
及びゲートに接続されている。そしてこの第４及び第５
０Ｍ０８ＦＥＴ、Ｑ４、Ｑ５ｉ！上記フリチャージ回路
（２）の第１及び第２ のＭＯＳＦＥＴ、Ｑ＋、Ｑ２と
同様に直列接続され、これ等ＭＯ８ＦＥＴ−０４、Ｑ５
の接続中点力・ら基準電圧ＶＲＩが得られる構成となっ
ている。従って、この基準電圧ＶＲＩ は電源電圧Ｖ
ＤＤから第６及び第４のＭＯＳＦＥＴ−Ｑ ５、Ｑ４の
しきい値電圧の和２ ＶＴ を等し引いた値（ＶＤ−２
ＶＴ）となろう 更に、第５図の差動増巾器（５）は本願出願人が先に出
願した特願昭５６−９３３２号のｒＦＥＴ差紡増差動路
」を採用しているっこの差動増幅器（４）は、基本的に
特性の揃った一対のレベルシフト回路として機能する第
１、第２電圧発生回路偵０（４りと、各々対応する電圧
発生回路のレベルシフト出力を入力とする斎−特性の高
ゲイン第１、第２位相反転増巾回路（４３Ｉ４４）と、
前記第１位相反転増中回路（４３から前記第１電圧発生
回路Ｉに至る負帰還接続（６及び上記第１位相反転増中
回路（４３から前記第２電圧発生回路りに至る準負帰還
接続＋４Ｑとを備えているう 前記第１、第２電圧発生回路ｆ４Ｎ２は、それぞれＭＯ
８ＦＥＴＱ１１、Ｑｌ２ 或けＱ２＋、Ｑ２２ の
直列接続で構成され、下段のＭＯＳＦＥＴ−Ｑ＋＋、或
はＱ２＋のゲートに印加される入力電圧ＶＩＮ或は基準
電圧ｖｓｒ虹をレベルシフトし、そのドレイン出力を対
応する位相反転増巾回路（４３、或はｕ４に入力として
供給するっそして、これ等第１及び第２位相反転増中回
％（４３（４４には、プッシュプル型位相反転増中器が
用いられ、この第１位相反転増中回路（ハ）の出力を、
上記第１電圧発生回路０υの上段のＭＯＳＦＥＴ。
（ｈ２のゲートに負帰還接続（６すると共に、上記第２
電圧発生回路（４渇の上段のＭＯＳＦＥＴ−０２２のゲ
ートに接続（ハ）している。
電圧発生回路（４渇の上段のＭＯＳＦＥＴ−０２２のゲ
ートに接続（ハ）している。
断る構成の差動増巾器は、その増巾率が、第１及び第２
の電圧発生回路Ｉ、（６）での増巾率と、第１及び第２
の位相反転回路（４３、■での増巾率と、の積となって
いる。依って、これ等回路４１）、 （４３，１４３、
（４４）＃′ｉはぼ独立に１作する為、第１及び第２の
電圧発生回路（４ｔ＋、 （４３の増巾率を変化させる
Ｃとで、この差動増巾回路の増巾率を自由に変更でき、
ＳＮ比の向上を目指すこの種光検出装置の増巾器として
好適な低増巾率大出力振巾を容易にかつ安定に実現でき
るっ 上述の（４）き、構成のプリチャージ回路（２）、基準
電圧発生回路（３）、並びに差動増巾回路（４）を用い
た本発明の光検出装置は、その光電変換回路（１）のフ
ォトダイオードＤでの受光前に放いて、そのコンデンサ
Ｃの端子電圧は、上記プリチャージ回路（２）から得ら
れる一定電圧ＶｐがＶＤＤ −ＶＴとなるので、フォト
ダイオードＤでの受光後に流いて、その受光光量を示す
コンデンサＣの端子電圧ＶＩＮの最大値もＶＤＤ −Ｖ
Ｔとなる。一方基準電圧発生回路（３）から得られる基
準電圧ＶＲＩがＶＤＤ −２ＶＴとなるので、上述の電
圧ＶＩＮは基準電圧ＶＲＩを中心としてこの電圧■旧よ
り大なる値から小なる値に亘る範囲内で変化する事にな
る。従って、差動増巾回路（４）＃−１′、第２図に示
す如く入力電圧ＶＩＮが基準電圧ＶＲＩの６点を動作点
として項中作用し、その出力電圧、Ｉｌｌち、光検幻電
圧Ｖｏｕｔの存在可能範囲はその線形なＡ−Ｂ点間の領
域全体をほぼ占めるＶｏｕｌｍｉｎからＶｏｕｔ−ｍａ
ｘに至る範囲にまで拡大されているっしかも、上記基準
電圧発生回路（３）が上記プリチャージ回路（２）の第
１のＭＯＳＦＥＴ、Ｑｌの代りに第３及び第４のＭＯＳ
ＦＥＴ、Ｑｓ、Ｑ４の直列接続回路を用いた構成となっ
ているので、これ等両回路（２）、（３）の温度特性及
び製造ノ（ラツキに依る特性の変化は同一の傾向を示す
事になる。従って、第２図の一点破線で示す如く、差動
増巾回路（４）への両入力電圧Ｖ’Ｉ Ｎ 、 Ｖ’Ｒ
Ｉが同様に変１する為、差勧増中回Ｗ！（４１からの光
検出電圧Ｖｏｕｔはこかな如く、温度変化等の影響を同
様に受けるプリチャージ回路と基準電圧発生回路とを備
え、プリチャージ回路からの一定電圧、即ち、光電変換
回路の光電変換素子での受光光量を検知する為のコンデ
ンサからの出力電圧の最大値、より基準電圧発生回路か
らの基準電圧を小さく膜室したので、上記コンデンサか
らの出力電圧と基準電圧とを差動増巾する差動増巾回路
に依って、上記プリチャージ回路並びに基準電圧発生回
路での温度変化等に起因する質重成分が相殺された光検
出電圧を得る事がでさる。しかも、上記差１増中器に於
いて、＆準電圧を中心とした線形な１［Ｉｆ領領域て増
巾前作がなされるので、光検出電圧のダイナミックレン
ジの向上が計れる。
の電圧発生回路Ｉ、（６）での増巾率と、第１及び第２
の位相反転回路（４３、■での増巾率と、の積となって
いる。依って、これ等回路４１）、 （４３，１４３、
（４４）＃′ｉはぼ独立に１作する為、第１及び第２の
電圧発生回路（４ｔ＋、 （４３の増巾率を変化させる
Ｃとで、この差動増巾回路の増巾率を自由に変更でき、
ＳＮ比の向上を目指すこの種光検出装置の増巾器として
好適な低増巾率大出力振巾を容易にかつ安定に実現でき
るっ 上述の（４）き、構成のプリチャージ回路（２）、基準
電圧発生回路（３）、並びに差動増巾回路（４）を用い
た本発明の光検出装置は、その光電変換回路（１）のフ
ォトダイオードＤでの受光前に放いて、そのコンデンサ
Ｃの端子電圧は、上記プリチャージ回路（２）から得ら
れる一定電圧ＶｐがＶＤＤ −ＶＴとなるので、フォト
ダイオードＤでの受光後に流いて、その受光光量を示す
コンデンサＣの端子電圧ＶＩＮの最大値もＶＤＤ −Ｖ
Ｔとなる。一方基準電圧発生回路（３）から得られる基
準電圧ＶＲＩがＶＤＤ −２ＶＴとなるので、上述の電
圧ＶＩＮは基準電圧ＶＲＩを中心としてこの電圧■旧よ
り大なる値から小なる値に亘る範囲内で変化する事にな
る。従って、差動増巾回路（４）＃−１′、第２図に示
す如く入力電圧ＶＩＮが基準電圧ＶＲＩの６点を動作点
として項中作用し、その出力電圧、Ｉｌｌち、光検幻電
圧Ｖｏｕｔの存在可能範囲はその線形なＡ−Ｂ点間の領
域全体をほぼ占めるＶｏｕｌｍｉｎからＶｏｕｔ−ｍａ
ｘに至る範囲にまで拡大されているっしかも、上記基準
電圧発生回路（３）が上記プリチャージ回路（２）の第
１のＭＯＳＦＥＴ、Ｑｌの代りに第３及び第４のＭＯＳ
ＦＥＴ、Ｑｓ、Ｑ４の直列接続回路を用いた構成となっ
ているので、これ等両回路（２）、（３）の温度特性及
び製造ノ（ラツキに依る特性の変化は同一の傾向を示す
事になる。従って、第２図の一点破線で示す如く、差動
増巾回路（４）への両入力電圧Ｖ’Ｉ Ｎ 、 Ｖ’Ｒ
Ｉが同様に変１する為、差勧増中回Ｗ！（４１からの光
検出電圧Ｖｏｕｔはこかな如く、温度変化等の影響を同
様に受けるプリチャージ回路と基準電圧発生回路とを備
え、プリチャージ回路からの一定電圧、即ち、光電変換
回路の光電変換素子での受光光量を検知する為のコンデ
ンサからの出力電圧の最大値、より基準電圧発生回路か
らの基準電圧を小さく膜室したので、上記コンデンサか
らの出力電圧と基準電圧とを差動増巾する差動増巾回路
に依って、上記プリチャージ回路並びに基準電圧発生回
路での温度変化等に起因する質重成分が相殺された光検
出電圧を得る事がでさる。しかも、上記差１増中器に於
いて、＆準電圧を中心とした線形な１［Ｉｆ領領域て増
巾前作がなされるので、光検出電圧のダイナミックレン
ジの向上が計れる。
第１図は現存する光検出装置の構成を示すブロック図、
第２図は差動増巾回路に於ける増巾特性図、第３図、第
４図、及び第５図は夫々本発明の光検出装置に用いられ
るプリチャージ回路図、基＃ｈ′４圧発生回路図、及び
差１増巾回路図であるっｉｌ＋・・・光′罐変換回路、
（２）・・・プリチャージ回路、（３）・・・基準電圧
発生回路、（４）・・・差動増巾回路、Ｄ・・・７！オ
ドダイオード、Ｃ・・・コンデンサ、Ｑ・・・トランジ
スタっ
第２図は差動増巾回路に於ける増巾特性図、第３図、第
４図、及び第５図は夫々本発明の光検出装置に用いられ
るプリチャージ回路図、基＃ｈ′４圧発生回路図、及び
差１増巾回路図であるっｉｌ＋・・・光′罐変換回路、
（２）・・・プリチャージ回路、（３）・・・基準電圧
発生回路、（４）・・・差動増巾回路、Ｄ・・・７！オ
ドダイオード、Ｃ・・・コンデンサ、Ｑ・・・トランジ
スタっ
Claims (1)
- １）コンデンサに光電変換素子を並列接続してなる光電
変換回路と、該光電変換回路の光電変換素子での受光前
に上記コンデンサ間を一定電圧にする為のプリチャージ
回路と、これとは別に一定の基準電圧を発生する基準電
圧発生回路と、上記光電変換回路の光電変換素子での受
光後の上記コンデンサ間の電画と上記基準電圧発生回路
からの基準電圧との差電圧を増巾して光検出信号を得る
差動増巾回路と、を備え、上記プリチャージ回路は定電
圧電源と接地間Ｋ１１ｌ及び第２のトランジスタを直列
接続してなり、これ等第１及び第２のトランジスタの接
続中点から一定電圧を得る構成であり、また上記基準電
圧発生回Ｗ！ｒ＃ｉ定電圧電源に第３のトランジスタを
接続し、この第３のトランジスタと接地ｌ′ｌ１１に上
記プリチャージ回路を構成している第１、及び第２のト
ランジスタと同特性の第４及び第５のトランジスタを直
列接続してなり、これ等第４及び第５のトランジスタの
接続中点から、上記プリチャージ回路に依って得られる
一定電圧より低い値の基準電圧を得る事を特徴とした光
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3838982A JPS58154626A (ja) | 1982-03-10 | 1982-03-10 | 光検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3838982A JPS58154626A (ja) | 1982-03-10 | 1982-03-10 | 光検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58154626A true JPS58154626A (ja) | 1983-09-14 |
Family
ID=12523921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3838982A Pending JPS58154626A (ja) | 1982-03-10 | 1982-03-10 | 光検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178315U (ja) * | 1984-10-29 | 1986-05-26 | ||
| JPS633229A (ja) * | 1986-06-24 | 1988-01-08 | Nippon Denso Co Ltd | 光検出装置 |
-
1982
- 1982-03-10 JP JP3838982A patent/JPS58154626A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178315U (ja) * | 1984-10-29 | 1986-05-26 | ||
| JPS633229A (ja) * | 1986-06-24 | 1988-01-08 | Nippon Denso Co Ltd | 光検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5233180A (en) | Light sensor having an integration circuit | |
| US8013660B2 (en) | System and method for charge integration | |
| US7463087B2 (en) | Operational amplifier with zero offset | |
| EP0495500B1 (en) | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification | |
| US4152595A (en) | Charge sensing circuit | |
| US4431929A (en) | CMOS Dynamic amplifier | |
| US6600513B1 (en) | Charge transfer device | |
| US5220587A (en) | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip | |
| JPS58154626A (ja) | 光検出装置 | |
| JP2503902B2 (ja) | チョッパ型差動増幅器 | |
| US5229630A (en) | Charge transfer and/or amplifying device of low noise to detect signal charges at a high conversion efficiency | |
| US5252868A (en) | CMOS amplifier circuit and CCD delay line with CMOS amplifier | |
| JP3338333B2 (ja) | 増幅回路 | |
| JPS6458106A (en) | Differential input stage, digital differential line receiver and operational amplifier | |
| JP3714688B2 (ja) | 制御フィードバック型電荷／電圧変換器 | |
| JPH02152311A (ja) | Ａｇｃ回路 | |
| JPH0642623B2 (ja) | 電圧制御発振器 | |
| JP2959382B2 (ja) | ゲート接地アンプおよびアンプ付イメージセンサ | |
| JP2898160B2 (ja) | トランスバーサルフィルタ用増幅器 | |
| JPS5870609A (ja) | 演算増幅回路 | |
| JPH085454A (ja) | 赤外線検出装置 | |
| JP2695005B2 (ja) | 電荷検出回路 | |
| JP3011625B2 (ja) | アンプ付きイメージセンサ | |
| JPH04358481A (ja) | 固体撮像装置 | |
| JPH08163311A (ja) | イメージセンサ |