JPS58151644A - デイジタル演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は固定小数点方式のディジタル演算において、与
えられたダイナミックレンジを有効に利用できるように
構成されたディジタル演算装置に関する。

ディジタルフィルタ等のディジタル信号の演算処理をリ
アルタイムで行なう演算装置を構成する場合の演算装置
内部のデータの表現法として、一般に固定小数点法が用
いられる。この固定小数点法によるデータの表現の場合
、あらかじめ定められた小数点の位置から取扱うことが
できるデータの最大値が決捷ってしまう。例えば、符号
ビットを含んで８ビツトに語長制限され、負の数が２の
補数で表現され、小数点の位置が符号ビットを含んで最
上位ビット（ＭＳＢ）から２ビツト目と３ビツト目の間
にある場合を考える。この時、取扱うことができる正の
最大値は０１．１１１１１１”で、負の最大値は”１０
．０００ｏ００パ　となり、１０進法で考えると、“−
２′′から”　＋１．９８４３７５”　　壕での値であ
る。従って、被乗数″ｘ１″′に乗数”２．５″′を掛
けたものに、別の被乗数”ｘ２’″に乗数“３″を掛け
たものを加える演算、すなわち７＝２．５ｘ１＋３ｘ２
を行なうような場合は、例えばｙ−ｘっＸｌ　、５＋ｘ
１Ｘ　１　＋ｘ２Ｘｉ　、５＋ｘ２Ｘ１．５のような形
にして演算する必要があり、処理時間が長くなってし捷
う。

寸た、ｙ−〇、２ｘ１＋０．１ｘ２の演算を行なう場合
を考える。この場合においてもデータは符号ビットを含
んで８ビツトに語長制限され、負の数が２の補数で表現
され、小数点の位置が符号ビットを含んでＭＳＢから２
ヒ゛ソト目と３ヒ゛ソト目の間にあるとし、９ビツト目
以下を丸める形で表わすと、”０．２”　および０．１
′″はそれぞれ、＋１００．００１１０１”、＋００．
０００１１０”と表現され、データの有効ビット数が少
なくなり、演算誤差が大きく々ってし捷う。

本発明は上記の欠点を解決するだめのものであり、本発
明の目的は、ダイナミックレンジを超えるデータ、ある
いはダイナミックレンジに比べて小さすぎるデータに対
しては、そのデータを２のｒ指数乗倍して表現し、その
演算結果を上位あるいは下位の方向にシフトすることに
より、短時間で処理でき、演算誤差を少なくすることの
できるディジタル演算装置を提供することである。

以下実施例により本発明の詳細な説明する。

第１図は本発明のディジタル演算装置の一実施例を示す
ブロック図で、第２図は第１図で示された一実施例の各
部動作を示すタイミングチャートである。第１図におい
て、１はランダム・アクセス・メモＩＪ（ＲＡＭ）で、
変数データが記憶され、指定された番地に対応してデー
タの読み出し、書き込みを行なう。２はレジスタで、Ｒ
ＡＭ１から読み出されたデータを保持する。３はレジス
タでレジスタ２から転送されたデータを保持する。４は
リード・オンリー・メモリ（ＲＯＭ）で、固定データが
記憶され、指定された番地に対応したデータの読み出し
を行なう。５はレジスタで、ＲＯＭ４から読み出された
データを保持する。６は乗算器テ、レジスタ３，５の出
力データの掛算を行なう。７は切替器で、乗算器６の出
力データを出力するか零を出力するかの選択を行なう。

８は切替＼器で、後述のレジスタ１ｏの出力データを出
力するか零を出力するかの選択を行なう。９は加算器で
、切替器７，８の出力データの足し算を行なう。

１０はレジスタで、加算器９の出力データを保持すると
ともに、後述の命令発生器１２の制御により保持してい
るデータを上位の桁の方向、あるいは下位の桁の方向に
シフトする。１１は切替器でＲＡＭ１へ書き込むデータ
を選択する。１２は命令発生器で、演算処理を行なうだ
めの命令を記憶している。１３は分周器、１４はクロッ
の入力端子、１５はデータの入力端子、１６はデータの
出力端子である。

入力端子１４には周期が一定である第２図Ａに示すクロ
ックが与えられる。分周器１２はこのクロックが与えら
れる。分周器１３はこのクロックＡを２ｎ分周する。こ
のｎはレジスタ１０がシフトできるビット数の最大量で
、第２図Ｂはｎ　＝　２の場合の分周器１３の出力であ
る。命令発生器１２は第２図Ｂのりに同期して記憶して
いる命令を順次読み出し、切替器７，８は演算命令に対
応した切替信号を、ＲＡＭ１　、ＲＯＭ４にはアクセス
する番地を、切替器１１にはＲＡ　Ｍ　１に書き込むデ
ータを選択するための切替信号を、レジスタ１０にはシ
フトする方向とシフト量の制御信号をおのおの送出する
。

第２図Ｃは演算命令を示しておシ、この演算命令○Ｐｉ
、ＯＰ１＋１．ｏＰ１＋２．・・・・・・に対応した切
替信号により、切替器７は乗算器６の出力データかある
いは零を、切替器８はレジスタ１ｏの出力データかある
いは零を加算器９に出力する。

第２図りはＲＡＭ１に対して送出される番地を示してお
り、ＲＡ　Ｍ　１はに□番地、ｋｉ＋１番地。

ｋｉ＋２番地、・・・・・・の順にアクセスされる。Ｒ
ＡＭ１では第２図Ｂのクロックの前半は読み出しモード
、後半は書き込みモードとして動作する。第２図Ｅはそ
の状態を示したもので、Ｒは読み出しモード、Ｗは書き
込みモードをあられしている。

クロックの前半でＲＡＭ１がら読み出されるデータは、
第２図Ｂのクロックの立下りでレジスタ２に取り込丑れ
る。第２図Ｆはレジスタ２が保持しているデータを示し
たもので、ｘｉｌｘｉ＋１　＋ｘｉ＋２’・・・・・・
はそれぞれＲＡＭ１のｋｉ番地＋ｋｔ＋１番地。

に工、２番地、・・・・・・から読み出されたデータを
示している。レジスタ３は第２図Ｂのクロックの立上り
でレジスタ２からのデータを取り込み、これを保持する
。第２図Ｇはレジスタ３が保持しているデータを示した
もので、レジスタ２の内容が半クロツク分遅延し、保持
されている。

第２図ＨはＲＯＭ　４に対して送出される番地を示して
いる。ＲＯＭ４はＩ０番地、１１＋１番地。

１１＋２番地、・・・・・・の順にアクセスされる。Ｒ
ＯＭ４から読み出されたデータは第２図Ｂのクロックの
立」ニリでレジスタ５へ取り込まれ、保持される。第２
図工はレジスタ５に保持されるデータを示したもので、
ａｉ　＋”ｉ＋１　＋ａｉ＋２　＋・・・・・・はそれ
ぞれＲＯＭ４のｌｉ番地１　ｌｉ＋１番地ｔ　’ｉ＋２
番地。

・・・・・・から読み出されたデータを示している。

第２図１はレジスタ１０の内容をシフトさせるクロック
で、このクロックは第２図Ａのクロックに同期して、第
２図Ｂのクロックの前半にシフトする量に応じたクロッ
ク数出力される。第２図にはシフトする方向を示してお
り、ＭＳＢは上位υつ桁の方向に、ＬＳＢは下位の桁の
方向にシフトすることを示している。

レジスタ１０は加算器１０からの出力を第２図Ｂのクロ
ックの立上りで取り込み、第２図工のクロックと第２図
にの信号により、上位あるいは下位の桁の方向にシフト
する。第２図りはレジスタ１０に保持されているデータ
を示したもので、ｂ□。

ｂｉ＋１　、ｂｉ＋２１・・・・・・は演算命令ＯＰｉ
＋１．ＯＰ、＋２・・・・・・により演算された演算結
果を示している。

また・ｂ’、ｂ’、　　　ｂｙ・　　・・・・・・は、
ｂ□、ｂ１＋１゜１１　１＋１１　１＋２ ｂ１＋２　　・・・・・・をシフトした演算結果を示し
ている。

演算命令ＯＰｌ＋１の動作は、１クロツク陳アクセスさ
れたＲＡＭ１　、ＲＯＭ４のデータＸｌと８０及びレジ
スタ１０のデータｂ′１　を演算処理し、その結果ｂｌ
＋１を出力することである。

ＲＡＭ１において、前述したように第２図Ｂのクロック
の後半で書き込みモードとなり、切替器１１の出力デー
タが書き込まれる。切替器１１はレジスタ２．レジスタ
３．レジスタ１０あるいは入力端子１５から入力される
データのうち一つを命令発生器１２からの切替信号に従
って選択する。

今、ＲＡＭ１のｋｉ＋１番地がアクセスされているとす
る。レジスタ２からのデータが選択されることは、今回
読み出されたデータと同じデータｘ、＋１を書き込むこ
とであり、ＲＡＭ１の書き替えを行なわないことと同等
である。レジスタ３からのデータが選択されることは、
１クロツク前に読み出されたデータ、すなわちｋｉ番地
に記憶されていたデータＸ　をに１＋１番地に書き込む
ことである。レジスタ１０からのデータを選択するこ−
とは、１クロツク前の演算命令ｏＰ、の演算結果す、を
、上位の桁の方向に１ビツトシフトしたデータｂ′、を
書き込むことである。壕だ、入力端子１５からの入力デ
ータが選択されると、ＲＡＭ１に新しい入力データが書
き込まれる。

演算処理の完了したデータを各サンプリングごとに出力
端子１６から取り出すと、ディジタル信号処理が施され
た信号が得られる。

次に本発明のディジタル演算装置を用いて（１）式であ
られされるディジタル演算を実現する場合について述べ
る。

に こで、ｘｎ−□は１番目前のサンプリングされた入力信
号、ａｉは固定の係数、ｙｎは出力信号をあられしてい
る。

今、命令発生器１２からの演算命令は、加算器９で乗算
器６の出力と零とを加算する様に信号を切替る命令（以
後ＭＵＬ命令と記す）と、加算器９で乗算器６の出力と
レジスタ１０の出力を加算する様に信号を切替る命令（
以後ＭＵＡ命令と記す）と、加算器９から零を出力する
様に信号を切替る命令（以後ＮＯＰ命令と記す）がある
とする。

レジスタ１０の内容は、上位あるいは下位の桁の方向に
最大ｎビットまでシフト出来るとする。

このシフト量の制御信号をＭｎ（上位の桁の方向にｎビ
ットシフト）　、　、、、、、、　、　Ｍｌ　（上位の
桁の方向に１ビツトシフト）、ＭＬＯ（シフトしない）
。

わすとする。

固定の係数ａｉ　は、負の数が２の複数で表現、符号ビ
ットを含んで８ビツトに語長制限され、小数点の位置が
ＭＳＢから２ビツト目と３ビツト目の間にあるとする。

ここでａ○＝＝１．５．ａ１＝−３，７，ａ２＝０．３
．ａ３＝１．３．ａ４二２．ａ６＝○−８，ａ６二−１
，２５であるとし、この値を一２≦８１≦１．９８４３
７５の範囲で、かつデータの有効ビット数が多くなる様
に２の指数乗倍し、９ビツト目以下を丸める形で表わし
た値をａＯ’ｌａ１’ｌ・・・・・・、８６′　　で表
わすと、ａｏＩ−ｏ１１００ｏ○Ｏ（＝１．５）ａ１′
＝１０００１０１０　　　（＝−１，８４３７５）ａ２
’＝０１００１１０１　　　（＝１．２０３１２５）８
３′＝〇１０１ｏ○１１　　　（＝１．２９６８７５）
ａ　′二〇１０Ｑ○０００　　　（＝１）ａ５／二〇１
１００１１ｏ　　　（＝１．５９３７５）ａ　′＝１０
１１ｏＯＯｏ　　（＝−１，２５）で表現されることに
なり、ａ１’ｌａ４’　　はＡ倍、８２′目Ｊ４．、４
倍、・６′は２倍されている。

（１）式を（２）式の形の変形し、ａ０２．。０００．
ａ６の代りにａＯ’　ｌ　”””　ｌ　ａ６’を用いて
表現すると（３）式の様・２２＋２ａ５・ｘｎ　ａ）　
−２−’　十ａ　６・ｘｎ−６）・２０　　６．。、、
＋（２）（（（（（（（ａｏ′・Ｘｎ）・グー１＋ａ１
′・Ｘお、）・２６＋ａ２′・”ｎ−２）−２−２＋ａ
　３’　−ｘ　ｎ−３）・２−’　＋ａ４／・ｘｎ−４
）・２２＋ａ５／・Ｘ　ｎ−５）ｓ２−’＋ａ６’ａｘ
ｎ−６）・２０　　　　　　　　　００１１０．（３）
８０／　、　ａ　１／ｌ・・・・・・ａ６′はＲＯＭ４
の０番地から順に６番地まで記憶し、入力信号系列ｘｎ
ｌｘｎ−１１’。

０９０．、ｘｎ−６はＲＡ　Ｍ　１の０番地から順に書
き込まれるとすると、（３）式の形に変形されたディジ
タル演算は表１に示す命令シーケンスを命令発生器１２
に書き込み、この命令シーケンスを実行することにより
実現出来る。

表１において、演算命令は演算命令の種類、ＲＯＭアド
レスはＲＯＭ　４のアクセスされるアドレス、ＲＡＭア
ドレスはＲＡＭ１のアクセスされるアドレス、切替信号
は切替器１１で選択されるデータ、すなわちＲＡＭ１に
書き込まれるデータの出力源を示す。シフト量は、レジ
スタ１ｏの内容をシフトする方向とビット数をあられし
ている。

Ｘｎはアクセスするアドレスが任意であることを示して
いる。

表　　　１ 最初に、ＲＯＭ４（７）０番地より”Ｏ’　、　ＲＡ　
Ｍ　１の０番地よりｘｎを読み出し、ＲＡＭ１の０番地
には入力端子１５に入力されるデータを書き込む。

これが順序〔１〕の動作である。

次に、順序〔１〕で読み出されたデータａ。′とｘｎと
を乗算した結果をレジスタ１０に出力すると共に、ＲＯ
Ｍ４の１番地よりａ１’　ｔ　ＲＡ　Ｍ　１の１番地よ
りｘｎ、、、１を読み出し、ＲＡ　Ｍ　１の１番地には
レジスタ３に保持されているデータ、すなわち順序〔１
〕で読み出されたデータｘｎを書き込む。これが順序〔
２〕の動作である。

順序［３１では、順序〔２〕においてレジスタ１０に出
力されたデータを下位ビットの方向に１ビツトシフトす
る。さらに、順序〔２〕で読み出されたデータａ　１／
とｘｎ−１とを乗算し、その結果とレジスタ１０の出力
とを加算し、レジスタ１０に出力すると共に、ＲＯＭ４
の２番地よりａ２′。

Ｒ状Ｍ１の２番地よりｘｎ−２を読み出し、ＲＡＭ１の
２番地にはレジスタ３に保持されているデータＩｎ−１
を書き込む。

以下、順序〔４〕から順序〔了〕までは、順序〔３〕で
の動作と同様の動作を行なう。

１１ｊ）ｌ序［８）］では、順序〔７〕においてレジス
タ１０に出力されたデータを下位ビットの方向に１ビツ
トシフトする。さらに、順序〔７〕で読み出されたデー
タａ６′とＸｎ−６とを乗算し、その結果とレジスタ１
０の出力とを加算し、レジスタ１０に出力する。まだＲ
ＡＭ１は命令の各ステップごとに絶えず読み出し、書き
込みを行なっているので、ＲＡ　Ｍ　１の内容の変更を
しない時は、レジスタ２に保持されているデータ、す彦
わち今回読み出されたデータを書き込む必要がある。

最後に、順序〔８〕で得られた演算結果を出力端子１６
から取り出す。

以上説明したように本発明によれば、ダイナミックレン
ジを超えるデータは、ダイナミックレンジ内におさまる
ように２の指数乗倍し、またダイナミックレンジに比べ
て小さすぎるデータに対しては、ダイナミックレンジを
有効に利用出来るように２の指数乗倍して表現し、その
演算結果を上位あるいは下位の方向にシフトする機能を
設けているので、効率の良い、演算装置が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディジタル演算装置
のブロック図、第２図はその動作説明のためのタイミン
グチャートである。 １、、、．１．ＲＡＭ、　２　、３　、５　、１０　、
、、、、、レジスタ、４　、、、、、、ＲＯＭ、６　、
、、、、、乗算器、７，８゜１１　・・・・・・切替器
、９・・・・・・加算器、１２・・・・・・命令発生器
、１３０．。。０６分周器。

Claims (1)

【特許請求の範囲】
1. 指定された番地にデータを記憶する第１および第２の記
   憶装置と、この第１及び第２の記憶装置の読み出しデー
   タを一時保持する第１および第２のレジスタと、この第
   １および第２のレジスタの出力を乗算する乗算器と、こ
   の乗算器の出力と第３のレジスタの出力とを加算する加
   算器と、この加算器の出力を一時保持する前記第３のレ
   ジスタと、この第３のレジスタの内容を上位および下位
   の桁の方向にシフトする手段と、前記第１の記憶装置か
   ら読み出されたデータあるいは前記第３のレジスタの出
   力あるいは他の新しい入力データのいずれか一つを選択
   して前記第１の記憶装置へ書き込む手段とを少なくとも
   具備したことを特徴とするディジタル演算装置。