SU1474671A1

SU1474671A1 - Преобразователь формы представлени логических функций

Info

Publication number: SU1474671A1
Application number: SU874281167A
Authority: SU
Inventors: Игорь Петрович Кобяк; Владимир Михайлович Галецкий; Валентин Дмитриевич Руденко; Валерий Антонович Липницкий
Original assignee: Минский радиотехнический институт
Priority date: 1987-07-10
Filing date: 1987-07-10
Publication date: 1989-04-23

Abstract

Изобретение относитс к автоматике и вычислительной технике. Преобразователь содержит первый счетчик 1, первый регистр 5, первый блок 6 преобразовани , реализующий вычисление функции F (X) (F (X) = A₀ + A₁X₁ + ... + A₂ ^I _-1 X₁ ... X_I), и блок 10 управлени . Цель изобретени - расширение функциональных возможностей за счет преобразовани функции произвольного числа переменных из совершенной дизъюнктивной нормальной формы в полиномиальную и наоборот. В преобразователь введены счетчик 2 адреса, второй счетчик 4, блокпам ти 3, второй регистр 8 и блок 9 элементов НЕРАВНОЗНАЧНОСТЬ. 2 ил.

Description

4ь

4ь О

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл преобразовани формы представлени логических функций из совершенной дизъюнктивной нормальной формы в полиномиальную и .наоборот в автоматизированных сис- темах проектировани цифровых уст- ройств.

Цель изобретени - расширение функциональных возможностей за счет 1 преобразовани функции произвольного1 числа переменных из совершенной дизъюнктивной нормальной формы в полиномиальную и наоборот.

Известно, что коэффициенты , полиномиальной формы представлени логической функции

f(х)а 0©а ,х ,) a-jx -г© asXtX 4©

.о.Х;

могут быть получены на основании коэффициентов совершенной дизъюнктивной нормальной формы той же функции

f(X) I f ;(Xl

ire

следующим образом:

...,Xj)

Дл матрица . Матрица S1 дл i переменных образуетс из матрицы S дл i-1 переменных по следующему правилу:

; - о

,i- si-,

Известные технические решени позвол ют строить преобразователи логических функций дл числи переменных m4i. В случае, когда , возникает необходимость разработки нового устройства. Однако дл m i переменных (например, ) полиномиальна функци может быть представлена в виде

f (х)а0© а,х,© агх,Ф . ..© а.х, ...х-® 55 ®х;„(аг;Фа2;,х,® . ..©- t ,мх,. ..X;),

5

0

5

0

5

0

5

0

55

т.е. добавление одной переменной увеличивает длину многочлена в 2 раза , но вынесение за скобки добавл емой переменной позвол ет представить полиномиальную функцию в виде суммы однородных многочленов, различающихс только индексами при коэффициентах . Поэтому процесс вычислени может производитьс поэтапно путем вычислени многочленов i-й степени , умножени их на дополнительную переменную с последующим суммированием .

На фиг. 1 приведена структурна схема преобразовател формы представлени логических функций; на фиг.2- общий принцип построени основных блоков преобразовател и их взаимосв зи .

Преобразователь формы представлени логических функций (фиг. 1) содержит первый счетчик 1, второй счетчик 2 адреса, блок 3 пам ти, второй счетчик 4, первый регистр 5, первый блок 6 преобразовани , реализующий вычисление функции вида f(x), (f (x)a0©a1x, ©агхг©... © аг,.,х,. ,х;), второй блок 7 преобразовани ,реализующий вычисление функции Јк(х), (f k(x)xKf (x) , ,... ,m) , второй регистр .8, блок 9 элементов НЕРАВНОЗНАЧНОСТЬ и блок 10 управлени .

Первый регистр 5 (фиг, 2) представл ет собой сдвиговый регистр, предназначенный дл последовательной записи i-разр дного двоичного вектора коэффициентов полиномиальной функции.

Счетчик 2 адреса предназначен дл формировани адресов блока 3 пам ти. Счетчик построен по схеме с последовательным переносом. Выход последовательного переноса, свидетельствующий об окончании перебора адресов блока 3 пам ти, формирует сигнал, принимаемый блоком управлени .

Блок 3 пам ти (фиг. 2) необходим дл хранени различных коэффициентов многочлена от i-nвременных. Емкость ОЗУ выбираетс из расчета преобразовани функции от m переменных, т.е. имеетс 2 -i чеек.

Второй счетчик 4 (фиг. 2) предназначен дл подсчета количества информации , поступающей в первый регистр 5. При заполнении регистра формируетс сигнал переполнени , поступающий на блок 10 управлени .

Первый счетчик 1 предназначен дл подачи на схему преобразовател кодовых комбинаций, необходимых дл осуществлени преобразовани формы представлени логической функции.

Первый блок 6 преобразовани , реализующий вычисление функции f(х) (фиг. 2), состоит из блока элементов И и многовходового элемента НЕРАВНО- ЗНАЧНОСТЬ. Перва группа входов блок 6 предназначена дл подачи функций счета с соответствующих выходов счетчика 1. На входы второй группы подаетс информаци с выходов блока 3 па м ти. Эти сигналы вл ютс сигналами разрешени подключени элементов И к входам элемента НЕРАВНОЗНАЧНОСТЬ, причем к входам j-ro элемента И подсоединены выходы счетчика 1, веса которых представл ют собой двоичные логарифмы отв соответствующих элементов двоичного разложени номера j.

Второй блок 7 преобразовани , реализующий вынисление функции f k(x) (фиг. 2), служит дл логического умножени .

Второй регистр 8 (фиг. 2)предназ- 1начен дл хранени промежуточных результатов , полученных в процессе итеративного вычислени функции. Информационные входы триггеров данного регистра соединены вместе и подключены к выходу второй комбинационной схемы. Управление записью в соответствующий триггер регистра осуществл етс сигналом блока 10 управлени . Выходы регистра вл ютс входами блока 9 элементов НЕРАВНОЗНАЧНОСТЬ .

Блок 9 элементов НЕРАВНОЗНАЧНОСТЬ (фиг. 2) представл ет собой набор стандартных двухвходовых элементов булевой алгебры и предназначен дл суммировани по модулю два промежу- точных результатов (полиномов от i-переменных) с целью вычислени коэффициентов полинома от заданного числа переменных. Выходы блока 9 вл ютс выходами преобразовател .

Блок 10 управлени предназначен дл формировани управл ющих и синхронизирующих сигналов, необходимых дл работы преобразовател . В состав блока вход т микропрограммное устройство управлени , состо щее из регистра адреса и ПЗУ, двухвходовые элементы И, синхронные RS-триггеры, дешифратор, генератор тактовых им-

JQ ( 5 20

25

-JQ . 0

5

35

0

5

пульсов и другие -логические элементы , а также элементы коммутации и индикации.

Преобразователь работает следующим образом.

Пусть требуетс преобразовать... полиномиальную функцию в СДНФ. И пусть функци четырех переменных имеет вид

f(х)а0 © а, © а,х7 ® аэх,хг@ачхз э ® а5х, agx4x3 9 а7х,хахэ ± aexf Ј S аэх1х4© амхгх4© atzxsx4© © а,5х ,х5х4© а,4хгх3х4 © a(Jx,xtx 3x4.

Преобразуют функцию к следующему виду:

В этом случае , и блок 3 пам ти хранит 2 байта коэффициентов ас,...,а7 и а Ј,..., а,5, которые записываютс в ОЗУ после преобразовани из последовательного кода в параллельный в регистре 5. Счетчик 2 адреса в данном случае содержит один разр д, т.е. позвол ет адресовать два байта пам ти блока 3. Счетчик 4 содержит три разр да, так как разр дность регистра 5 в этом случае может быть равна восьми. При вычислении коэффициентов СДНФ счетчик 2 устанавливаетс в нулевое состо ние, что позвол ет адресовать чейку пам ти , содержащую коэффициенты ад,... ,а(5. Данный вектор коэффициентов поступает на вход блока 6, на выходе которого формируетс выражение , сто щее в скобках преобразованной функции. По управл ющему сигналу блока 10 управлени вычисленное значение через двухвходовой элемент И второго блока 7 записываетс в первый триггер регистра 8, после чего вычисленное значение умножаетс на переменную х4 на трехвходовом элементе И второго блока 7 и записываетс во второй триггер регистра 8. После этого происходит увеличение содержимого счетчика 2 на единицу. Из блока 3 пам ти на вход блока 6 считываетс вектор коэффициентов а0,...,аг, что позвол ет вычислить

соответствующую часть полиномиальной функции f(x). Данна часть функции через блок 7 записываетс в первый триггер регистра 8. Двухвходовой элемент НЕРАВНОЗНАЧНОСТЬ формирует значение функции f(x) путем суммировани ее обеих частей, хранимых в триггерах регистра 8. Такое преобразование осуществл етс дл всех

т „

2 наборов переменных, подаваемых с выхода счетчика 1, что позвол ет вычислить все 2т коэффициента СДНФ. Рассмотрим преобразование СДН в полиномиальную форму. В данном случае учитываетс тот факт, что преобразование функции из СДНФ в полиномиальную и из полиномиальной в СДНФ

Следовательно, схемы дл пр мого и обратного преобразований эквиваленты , т.е. в случае преобразовани СДНФ в полиномиальную форму в блок 3 пам ти записываютс коэффициенты СДНФ, а функционирование устройства осуществл етс , как и в случае преобразовани полиномиальной формы в СДНФ.

Claims

Формула изобретени Преобразователь формы представлени логических функций, содержащий первый счетчик, первый регистр, первый блок преобразовани , реализующий вычисление функций f(x) (f(x) а0 © а,,х 1 ©аах г®... ,.. .х ;), и блок управлени , причем i выходов первого счетчика подключены к входам первой группы первого блока преобразовани , реализующего вычисление функции f(x), вход инкрементации первого счетчика и вход синхронизации первого регистра подключены к первому выходу блока управлени , вход сброса первого счетчика подключен к второму выходу блока управлени , отличающийс тем, что, с целью расширени функциональных

5

0

5

возможностей за счет преобразовани функции произвольного числа переменных из совершенной дизъюнктивной нормальной формы в полиномиальную и наоборот, в него введены счетчик адреса , второй счетчик, блок пам ти, второй блок преобразовани , реализующий вычисление функций f x-(x) (fх(х)х«Ј(x), ,...,m), второй регистр, блок элементов НЕРАВНОЗНАЧНОСТЬ , причем вход последовательной записи первого регистра вл етс входом преобразовател , информационные выходы первого регистра подключены к информационным входам коэффициентов блока пам ти, адресные входы которого подключены к выходам счетчика адреса, информационные выходы блока пам ти подключены к входам коэффициентов первого блока преобразовани , реализующего вычисление функции f(x), i+l,...,m, выходы первого счетчика и выход первого блока преобразовани , .реализующего вычисление функции f(x), подключены к информационным входам первой группы второго блока преобразовани , реализующего вычисление функций f k(x),

выход которого подключен к информационным входам второго регистра, входы синхронизации которого подключены к управл ющим выходам первой группы блока управлени , информационные выходы второго регистра подключены к соответствующим входам блока элементов НЕРАВНОЗНАЧНОСТЬ, выходы которого подключены к информационным входам второй группы второго блока преобразовани , реализующего вычисление функции, и вл ютс выходами преобразовател , кроме того, вход управлени записью блока пам ти, входы инкрементации и сброса счетчика адреса и второго счетчика подключены к управл ющим выходам второй группы блока управлени , а выходы переноса первого и второго счетчиков и счетчика адреса подключены к управл ющим входам блока управлени , входы разрешени группы второго блока преобразовани , реализующего вычисление функций f (х), подключены к управл ющим выходам первой группы блока управлени ,