JPS58150195A

JPS58150195A - 主記憶キ−制御方式

Info

Publication number: JPS58150195A
Application number: JP57031201A
Authority: JP
Inventors: Satoshi Koga; 智古賀; Takashi Chiba; 隆千葉; Tamiji Senda; 千田　民司
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1982-02-27
Filing date: 1982-02-27
Publication date: 1983-09-06
Also published as: JPS6136671B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（５）発明の技術分野本発明拡、主記憶キー制御方式、特に主記憶義置土の記
憶内容に対するアタセス発生に対応して。

当腋記憶内容に該当するキー情報を更新することを要求
するキー情報更新畳求中キ島−φエンド曽とキー情報が
更新され九ことを指示する今−情報更新済キ凰−・エン
トリとが登鎌されるエントリ噛キ二一部をそなえ九デー
タ処理システムにおいて、上記キー情報中の参照ビット
をリセットするリセットｅリファレンスΦビット（ＲＲ
Ｂ）命令が発行され九−に、上記キー情報更新要求中キ
ーー〇エントリが存在していても、当該要求に対応し九
ｌＡｌ１を持つことなく、上記要求内容を含めて処理す
る形で上記ＲＲＢ命令を即刻実行するよ５にし大主記憶
キー制御方式に関するものである。

（ロ）技術の背景と問題点従来から、主記憶装置上の記憶内容に対するアクセス発
住の態様をキー情報中にも九せ、アクセス発生に対応し
て当該キー情報上の参照ビット部および／ま九は変更ビ
ット部の内容を更新することが行われる。この場会、上
述の更新の必要性が生じた記憶内容に対応し【キー情報
更新要求中キ、−・エントリを生成してエントリ・キ瓢
一部に登−Ｌ、　ＩＩ次鋏当するキー情報を更新するよ
うにされる。上記更新が行われるか否かはこれを簡単な
形でチェックできることが望まれ、上記キー情報更新要
求中キ具−・エントリをキー情報更新済キ為−・エント
リに変えて、上記エントリ・キ島一部に登録することが
行われている。

従来、上記キー情報のあるもＯＯアドレス情報を特定し
て、上記参照ビット部Ｏ内容をりセットすゐＲＲＢ命令
が発行され丸場合、上記エン）１・キエ一部上に、当該
アドレス情報をもつ今一情報を更新すゐことを要求すゐ
形でキー情報更新要求中キ鼻−噂エントリが存在し【い
ると、当該要求に対応し要処理が完了するのを待り【上
記８８Ｂ命令が実行されるようになっていえ。

しかし、オペレーティング・システムにおける上記ＲＲ
Ｂ命令は繰返しかつ連続的Ｋ１１行されることが多いこ
と（命令の使用１ＩＩＩＩＬが高い）から上記ＲＲＢ命
令ｍｓｏ高連化が望まれ、ま九チャネル・プロセッサが
非所望にオーパランを生じるおそれがあることからも上
記萬速化が望まれている。

（Ｑ　発明の目的と構成本発−は上記の点を解決することを目的としており１本
発明の主記憶キー制御方式は、主配憶義置上Ｏ記憶丙容
に対応し【キー情味が保持されるキー情報記憶部を有す
ると共に当該キー情報が少なくともアクセス・キ一部と
参照ビット部と変更ビット部とを有し、上記記憶内容に
対応して上記キー情報音更新し、かつ当該キー情報の１
つを指定して上記参照ビット部の内容をリセットする命
令が実行されるデータ処理システムにおいて、アクセス
され九記憶内容に対応したキー情報キ為−・エントリが
登録されるエントリ・キエ一部、上記命令がセットされ
るキー・アクセス・レジスタ。

当骸キー嗜アクセス拳しジスタ中Ｏアドレス情報と上記
エントリ・キュ一部に格納されている各キー情報キュー
・エントリ中のアドレス情報とを照合するアドレス比較
部とをそなえ、上記命令が上記キー−アクセス・レジス
タにセットされたとき。

キー情報更新要求中キエー・エントリおよびキー情報更
新済キエー・エントリとして上記キュー・エントリ上に
登録されているものが上記命令によって処理されるキー
情報に対応するものか否かをチェックするよう制御され
、かつ上記キー情報更新要求中キ、−・エントリとして
登録されていた場合に、当該キエー・エントリにおける
上記参照ビット部の内容を強制的にリセットした形で、
上記キー情報記憶部上で諌当するキー情報を即刻書込む
ようにし九ことを特徴としている。以下図面を参照しつ
つ説明する。

（至）発明の実施例第１図は本発明が適用される一実施例データ処理システ
ム、第２図は第１図図示のキー−メモリ制御部における
一実施例、籐３図＾Φ）はキー情報の記憶態様と一般記
憶内容の記憶態様とを説明する説明図、第４図は本発明
にい５キ為−ｅエントリの一実施例データ・フォーマッ
ト、第５図はキー情報を更新する処理の一実施例を説明
する説明図、第６図はｌ５Ｋ（インサート・ストレージ
・キー）命令に対応する処理の一実施例を説明する説明
図、第７図は８８Ｋ（セット・人トレージ・キー）命令
に対応する処理の一実施例を説明する説明図、第８図は
ＲＲＢ（リセ、ット・リフアレン−・ビット）命令に対
応する本発明によるＪＪ＆瑠の一実施例を説明する説明
図を示す。

第１図において、ｌは主記憶装置、２はキー情報記憶部
（以下キー・メモリま友はに８Ｕという）。

３は記憶制御装置、４は中央処理装置、５はチャネル・
プロセッサ、６杜主記憶制御部、７はキー争メモリ制御
部を表わしている。

主記憶装置１上の記憶内容例えば４ＫＢに対応し友上で
、第３図図示の如く、１個情報が用意され、第１図図示
のキー・メモリ２上に格納されている。キー情報８は、
第３図（５）図示の如く、記憶保膜のためのアクセス・
キ一部９と１ｗ！当する４ＫＢ内の記憶内容がアクセス
されたことがあるが否かを指示する。参照ビット部１ｏ
と、当＃４ＫＢ内の記憶内容が書替えられたことがある
か否かを指示する変更ビット部１１とをそなえている。

そして該当する４ＫＢ内の記憶内容がアクセスされると
上記参照ビ、ット部１０が更新され、また書替えられる
と上記変更ビット部１１が更新される。

上記キー情報の更新は、第２図を参照して後述する如く
、エントリ・キエ一部に更新要求を登録することによっ
て、随時順に実行されてゆく。なお上記エントリ・キ為
一部に要求を登録され九が未だ実際に更新を実行され終
っていないものを。

本明細書においては、キー情報更新要求中キ島−・エン
トリと呼んでいる。まえ上記更新が行われたことのある
キー情報をもつ４ＫＢについては。

どの４ＫＢかを簡単にチェックすることが望まれ。

上記エントリ・キエ一部上にキー情報更新済キエー・エ
ントリとして登録しておくようＫされる。

第２図は、第１図図示のキー・メモリ制御部における一
実施例を示している。図中、１２は例えばＮ組のレジス
タ群によって構成されるエンドリーキニ一部、１３−０
，１３−１．　　・・・はキ為−・エントリ、１４ない
し２０は夫々セレクタ、２１はキー・アクセス・レジス
タであって中央処理装置が上述のＩ８に命令や８８に命
令やＲＲＢ命令をセットするもの、２２はキー・ストレ
ージ拳レジスタであって第１図図示のキー・メモリ２上
０キー情報を処理するための命令がセットきれ【キー・
メモリ２へ通知を行うもの、２３は命令オペレージｌン
・コード生成部であって上述のキー情報更新に対応して
エントリ・キー一部における要求を通知する際に所定の
コードを生成するもの。

２４−０ないし２４−（Ｎ−１）は夫々アドレス比較回
路を表わしている。

主記憶装置上の記憶内容がアクセスされると。

当練記憶内容を含む４ＫＢに対応しているキー情報の上
述の参照ビット部の内容や必要に応じて変更ビット部の
内容を更新する必要があり、当該キー情報を更新するた
めにエントリ・キエ一部１２上にキー−・エントリＢ−
ｉがキー情報更新要求中キエー〇エントリとして登録さ
れる。また当該要求に対応した処理が行われてキー拳メ
モＩＪ　（Ｋ８Ｕ）２上のキー情報が更新されると、上
記キー情報更新要求中キエーψエントリはキー情報更新
済キエー働エントリとしてエントリ・キエ一部１２上に
残される。

第４図は、上記エントリ・キエ一部１２に登録されてい
るキュー・エントリ１３−１の一実施例データ・フォー
マットを示している。２５は有効性指示ビット、２６は
要求中キエー・エントリ（要求状態にあるエントリ）か
更新済キ為−働エントリ（履゛歴状態にあるエントリ）
かを指示するもの、２７は参照ビット部ｉスク・ビット
、２８は参照ビット、２９は変更ビット部マスク・ビッ
ト、３０は変更ビット、３１は更新対象キー情報アドレ
ス情報を表わしている。図示ＶＡＬビット２５とＲＥＱ
ビット２６とがパターン「ｌ、ＩＪを示しているとき当
該エントリが本発明にいうキー情報史新要求中キエー・
エントリであることを表わし、バタン「１．ＯＪである
とき本発明にいうキー情報更新済キエー・エントリであ
ることを表わしている。ま九ＲＭビット２７とＢビット
２８とがパターン［１，ＯＪを示すとき論３１四図示の
参照ビット１０を「０」にすることを指示し。

ｒｌ、ＩＪを示すとき参照ビット１０を「１」にするこ
とを指示している。０ＭビットとＣビットについても同
様である。そし【、アドレス情報３１は更新の対象とな
るキー情報あるいは対象となり九キー情報のアドレス情
報を示している。

上記の如きキエー・エントリ１３−ｉがエントリ・キエ
一部１２上に登録され、キー情報更新要求中キネ−・エ
ントリは、順次、レジスタ２２を介してキー・メモリ（
ＫＳＵ）へ通知され、キー情報が更新されてゆく、当該
更新が終了すると。

当該キエー・エントリはキー情報更新済キュー・エント
リとされる。

第５図は、主記憶装置１上の記憶内容に対するアクセス
に対応して、第２図図示のキー・メモリ制御部７が実行
する処理を説明している。主記憶装置１に対するアドレ
ス情報がセレクタ２０を介してアドレス比較回路２４に
導びかれ、エントリ・キス一部１２上に登録されている
キエー・エントリ１３−０．１３−１．　　・・・にお
けるアドレス情報と照合される。

（１）　　照合の結果が、要求中キュー・エントリ（要
求状態、以下同じ）または更新済キュー・エントリ（Ｉ
Ｉ歴状態、以下同じ）のものと一致し、かつ主記憶装置
１に対するアクセスが「読出し」である場合には、改め
てエントリ・キューを登録することをしない。またＶＡ
ＬビットやＲＮＡビット（２）照合の結果が、要求中キ
、−・エントリまたは更新済キュー・エントリと一致し
、かつアクセスの種類が「書込み」であり、一致したエ
ントリのＲＭ、　　Ｒ，ＣＭ、　　Ｃビットが「１１１
１Ｊである場合とは、改めてエントリ・キ島−を登録す
ることをしない。またＶＡＬビットやＲＢＱビットは元
のままにする。

（３）照合の結果が、要求中キー−・エントリま九は更
新済キー−・エントリと一欽し、かつアクセスの種類が
「書込み」であり、一致したエン）　ＩＪのＲＭ、　　
Ｒ，ＣＭ、　　Ｃビットがｌ’−１１００Ｊである場合
には、キ、−に対してＫＭ、　　凡、　　ＣＭ、　　Ｃ
ビットをｒ’１ｌｌｌＪとし【登録し、一致し九エント
リのＶＡＬピットやＲＩｉｉＱピットを［０，ＯＪにす
る。

（４）照合の結果が、要求中キ纂−・エン）９や更新済
キ具−・エントリのいずれとも一致しない場合には、　
１１Ｂ５図図示の如き措置をとる。

第６図は、Ｉ８に命令が籐２図回示のキー脅アクセス・
レジスタ２１にセットされた場合の処理の一実施例を説
明している。この場合の動作も第６図を解読することに
よって明瞭であるが、＠−に注意すべきことは、キー・
アクセス嗜レジスタ２１にセットされたＩＮＫ命令中の
アドレス情報と要求中キエー・エントリのアドレス情報
とが一致した場合に、当該要求中キュー・エントリによ
る要求処理が終了するまで待機されることである。

第７Ｎは、８８に命令が第２図図示のキー・アクセス・
レジスタ２１にセットされた場合の処理の一実施例を説
明している。この場合の動作も。

第７図を解読することによって明瞭であるが、要求中キ
エー・エントリと一致した場合には待機させられる。

従来においては、上記凡ＲＢ命令の場合も、第７図に示
される処理と同じ処理が行われていたものであり、要求
中キエー拳エントリと一致した場合Ｋｕ待機させられて
いた。

本発明はこの点を改善しようとしているものであり、上
記ＲＲＢ命令がセットされ九際に、論８図に示す如き動
作を行うようにされる。第７１１と第８図とを対比する
と亀、更新済キ纂−・エントリと一致した場合、および
要求中キ鼻−・エントリとも更新済キエー・エントリと
も一散しない場合については、同じであることが判る。

第７図に示す制御においては、要求中キ鳳−−エントリ
と一致し九場合、ＲＲＢ命令をキ為−・アクセス・レジ
スタ２１上に保留させ、−歇し九二ントリに対応した要
求が、レジスタ２２を介してキー・メモリ（ＫＳＵ）へ
通知されて骸当するキー情報が更新されるまで待つよう
にされていえ。

これに対して２本発明において社、縞８ＷＡ図示ｏ如＜
、ＩＮ求中キエー・エントリがもっている要求を含めて
一緒に処理する形で、即刻、ＲＲＢ命令を実行するよう
にする。即ち、第８図図示の如く。

（１）　　一致したエントリのＫＭ、Ｒ，ＣＭ、Ｃビッ
トが「１１１１Ｊであ−）九場合には、キー・メモリ（
Ｋ８Ｕ）Ｋ送る命令においてＲＭ−恥ＣＭ。

Ｃビットとして「ｌ０ＩＩＪを与えるようにする。

そして一致したエントリのＶＡＬビットとＲＥＱピット
とをｒＯ，ＯＪとして空にする。これは。

当該要求中キエー・エントリがもっている要求が実行さ
れ丸上でＲＲＢ命令を奥行し九場合と同じ形のキー情報
をつくらせるには、キー・メモリ（Ｋ８Ｕ）Ｋ送る命令
において８Ｍ、几、ＣＭ。

Ｃビットを［１０１１Ｊとしておけば足りるからである
。

（ｉｆ）　　ま九一致したエントリのＲＭ、Ｌ　　ＣＭ
、Ｃビットが［ｌ１００Ｊであった場合には、キー・メ
モリ（ＫＳＵ）に送る命令においてＲＭ、　　Ｒ。

ＣＭ、Ｃビットとして「１０００」を与えるようにする
。そして一致し九エントリのＶＡＬビットとＲＢＱビッ
トとを［０，ＯＪとして空にする。

これは、当該要求中キエー・エントリがもっている要求
が実行され九上で、ＲＲＢ命令を実行し九場合と同じ形
のキー情報をつくらせるには、キー・メモリ（Ｋ８Ｕ）
ｊＣ送る命令においてＲＭ、　　ｉｔ。

ＣＭ、ＣビットをｒｌＯｏｏＪとしておけば足りるから
である。

なお第５図ないし第８図を参照して制御態様を説明し九
が、上記第５図ないし第８図に対応し九制御はキー・メ
モリ制御部７上にハードウェア論理によって実行される
ものである。

＠）発明の詳細な説明し九如く２本発明によれば、ＲＲＢ命令の実行に
当って、キー情報更新要求中キ為−・エントリがもって
いる書求を含めて一緒Ｋｌ１行せしめるようにし、ＲＲ
Ｂ命令が与えられ丸場合における成る種のケースにおい
て従来待機状態となるよう制御されてい友ものを改畳し
、即刻奥行できるようにしている。この丸めに使用制度
の高いＲＲＢ命令を待ち時間なしに実行することがで自
。

地理速度の向上を図ることが可能となる。

【図面の簡単な説明】

嬉１図は本発明が適用されるー！Ｉ！施例データ旭理シ
ステム、籐２・図Ｆｉ篇１図図示のキー拳メ毫り制御部
における一実施例、第！１ｌＩｔＡ）（ＩＩは、キー情
報の記憶態様と一般記憶内容の記憶態様とを説明する説
明図、第４図は本発明にいうキ具−・エントリの一実施
何データーフォーマット、第５図はキー情報を更新する
処理の一実施例を説明する説明図、第６＃Ａはｌ８Ｋ（
インサート・ストレージ・キー）命令に対応する処理の
一実施例を説明する説明図、＃！７図は８８Ｋ（セット
・ストレージ・キー）命令に対応する処理の一実施例を
説明する説明図、第８図はＲＲＢ（リセット・リファレ
ンス・ビット）命令に対応する本発明による処理の一実
施例を説明する説明−を示す。図中、１は主記憶装置、２はキー情報記憶部。３は記憶制御装置、４は中央処理装置、５はチャネル・
プロセッサ、６は主記憶制御部、７はキー・メモリ制御
部、１２はエントリ・キエ一部、　１３はキエー・エン
トリ、２１はキー・アクセス・レジスタ、２２はキー・
ストレージ・レジスタ、２３は命令オペレージ曹ン・コ
ード生成部、２４はアドレス比較回路を表わしている。特許出願人　　菖士通株式会社代理人弁理士　　森　１）　　　寛１＋ｍ

Claims

【特許請求の範囲】主記憶鋏置上Ｏ記憶内容に対応してキー情報が保持され
るキー情報記憶部を有すると共に当核キー情報が少なく
ともアクセス・キ一部と参照ビット部と変更ビット部と
を有し、上記記憶内容に対応して上記キー情報を更新し
、かつ当鋏キー情報の１つを指定して上記参照ビット部
の内容をリセットする命令が奥行されるデータ処理シス
テムにおいて、アクセスされた記憶内容に対応したキー
情報キエー・エントリが登鎌されるエントリ・キ鼻一部
、上記命令がセットされるキー・アクセス−レジスタ、
当鋏キー・アクセス番レジスタ中のアドレス情報と上記
エントリ・キ凰一部に格納されている各キー情報、キ為
−嚇エントリ中のアドレス情報とを照合するアドレス比
較部とをそなえ。上記命令が上記キー・アクセス・レジスタにセットされ
たと亀、キー情報更新要求中キ為−・エントリおよびキ
ー情報更新済キ鼻−・エントリとして上記キ＾−・エン
トリ上Ｋｌ鍮されているものが上記命令によって＠瑠さ
れるキー情報に対応するものか否かをチェックするよう
制御され、かつ上記キー情報更新要求中キ島−・エンＦ
りとしく登鎌されていえ場合に、＠皺命為−・工ｙト９
における上記参照ビット部の内容を強制的にリセットし
た形で、上記キー情報記憶部上で該崩する中−情報を即
刻書込むよ５にし九ことを特徴とする主記憶キー制御方
式。