JPS58150191A - 不揮発性メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マトリクス状に配置されかつメモリトランジ
スタを有するメモリセルを有しワードごとに電気的にプ
ログラム変更可能な不揮発性メモリおよびその応用に関
する。

このような不揮発性メモリはたとえばドイツ連邦共和国
特許第２４４５１３７号（米国特許第４０８７７９５号
）明細書または雑誌ＩＥ１ｅｅｔｒｏｎｉ−ｃｓ、１９
８０年２月２８日、第１１３　Ａ−１１７頁から公知で
ある。一般１：　ＥＥＰＲＯＭとして知られている不揮
発性で電気的にプログラム変更可能なメモリには、その
用途を制限する２つの問題点がある。第１の問題点は、
電気的なプログラム変可のためにかなりの時間、市販品
では１ｍ１ｌと１８との間の時間を必要とすることであ
る。第２の問題点は、電気的なプログラム変更がＥＥＰ
ＲＯＭの劣化に通じ、そのプログラミング特性もデータ
保持能力も劣化させる。ことである。

データの不揮発性記憶の多くの用途では、記憶すべき情
報のうち一部分ば特に頻繁に変更されるが、その一部分
に対してはそれほど高いデータ保持能力を必要としない
。このような用途の例としては、カウント状態の不揮発
性記憶を行なう電モ式カウンタたとえば電子式キロメー
トル・カウンタがある。カウント状態の上位の数字はめ
ったにプログラム変更されない。従って、プログラミン
グ時間および許容プログラム変更頻度は相対的に這要性
が低い。しかし、長時間データ保持能力が良好であるこ
とが決定的に重要である。カウント状態の下位の数字は
頻繁に変化する。従って、下位の数字に対しては、長時
間データ保持能力が良好であることよりも、プログラミ
ング時間が短くかつ許容プログラム変更頻度が高いこと
のほうが重要である。

この問題はこれまでに満足に解決され得なかった。すな
わち、許容プログラム変更頻度がもともと高いメモリた
とえばＭＮＯＳメモリを使用する場合には、良好なデー
タ保持能力が得られなかった。

他方、頻繁に変更される情報に対して次々とＥＥＰＲＯ
Ｍ　メモリの種々のアドレス範囲を割当てる場合には、
メモリ占有スペースを大きくしなければならなかった。

本明細書においてＥＥＰＲＯＭメモリの読出し窓の幅と
は、消去された状態と書込まれた状態とにおけるメモリ
トランジスタのしきい値電圧（スレシホルド電圧）の間
隔を指しており、メモリトランジスタのゲートに与える
読出し電圧はこの読出し窓のなかに位置していなければ
ならない。本発明は、読出し窓の幅がメモリセルの許容
グログラム変更頻度に種々の影響を与えるという事実か
ら出発している。

すなわち、メモリセルの損傷は一つには、与えられる消
去または書込み電圧の継続時間、従ってまた直接シー続
出し窓の幅に関係する。

本発明は、読出し窓の幅に関してプログラム変更過程を
チェックすることによりメモリセルの劣化を減じ得ると
いう認識、また読出し窓を小さくすればプログラミング
時間が短くなるという利点が得られるが反面においてデ
ータ喪失に対する安全間隔が小さくなるという欠点が伴
うという認識から出発している。

この認識から出発して１本発明は、たとえば頻繁に生ず
るデータではプログラミング時間を短くし、また稀に生
ずるデータではデータ保持能力を高くするというように
、頻度が胃なりかつデータ保持能力に対する要求が異な
るデータを記憶するのに適したメモリを提供するという
目的を、冒頭に記憶した種類のメモリにおいて、メモリ
セルのメモリトランジスタの続出し窓幅なメモリの少な
くとも２つの部分範囲内で異なる幅とすることにより達
成するものである。

本発明によるＥＥＰＲＯＭの電気的プログラム変更に際
しては１．記憶を司るメモリトランジスタのしきい値電
圧の不揮発性シフトがメモ９ｍ域の部分範囲に対するプ
ログラム変更中に異なる大きさで正または負の方向に行
なわれる。プログラム変更は稀にしか行なわれないが高
いデータ保持能力を必要とするメモリセルζ二対しては
、広い読出し窓が用いられ、他方、プログラム変更は頻
繁に行なわれるがデータ保持能力はそれほど高くなくて
もよいメモリセルに対しては、狭い読出し窓が用いられ
る。それにより、一方では劣化現象を著しく減じ、また
他方ではプログラミング時間を著しく減することができ
る。

メモリの各部分範囲に対する消去および書込み用の制御
回路が異なる消去または書込み時間で動作することは有
利である。

さらに、消去まｌ、は書込み時間の終了がメモリの消去
または書込みすべき部分範囲からの少なくとも１つのメ
モリセルの所与の消去または書込み状態への到達をチェ
ックすることにより検出可能であること、所与の消去状
態への到達がメモリトランジスタのスレンホルト電圧を
所与の消去チェック電圧と比較することにより検出°可
能であり。

またメモリの各部分範囲に対して異なる高さの消去チェ
ック電圧が用意されていること、また所与の書込み状態
への到達がメモリトランジスタのスレンホルト電圧を所
与の書込みチェック電圧と比較することにより゛検出可
能であり、またメモリの各部分範囲に対して異なる高さ
の書込みチェック電圧が用意されていることは有利であ
る。

さらに、メモリの各部分範囲が異なる高さのプログラミ
ング電圧により消去および書込みの際に制御可能である
こと、また各部分範囲のメモリセルが異なるテクノロジ
ーで構成されていることも本発明の範囲内である。

本発明によるメモリは特に、カウント状態の不揮発性記
憶を行なう電子式カウンタと撃て応用され得る。その場
合、メモリに２つの部分範囲が設けられており、第１の
部分範囲内の続出し窓は第２の部分範囲内の読出し窓よ
りも少なくとも１桁大きく選定されていることは有利で
ある。

以下１図面により本発明を一層詳細に説明する。

図面中、同一の要素には同一の参照符号が付されている
。

第１図にはＥＥＰＲＯＭ内に１０進６桁の不揮発性記憶
を行なう電子式カウンタの一実施例の回路図が示されて
いる。ＥＥＰＲＯＭ　１０は、図示されている例では、
マトリクス状に配置され各１つのメモリトランジスタ１
１を有する２４個のメモリセル２０ないし４３から成っ
ている。１つのメモリセルは、雑誌Ｅｌｅｃｔｒｏｎｉ
ｃｓ、　　１９８０年２月２８日、第１１３　へ、１１
７頁か°ら公知のように。

１つのメモリトランジスタ１１と第１図には図面を見や
すくするため図示されていない１つの選択トランジスタ
とから成っていてよい。それぞれ４個のメモリセル、従
ってまた４個のビットが１０進の１つの桁を形成するの
で、ＢＣＤ符号を用いて６桁に配置されている行Ｚ、な
いしｚ５により１０進６桁の数字が記憶され得る。この
ようなカウンタはたとえばキロメートル・カウンタとし
て用いられ得る。第１図には、四面を見やすくするため
、ただ１つのメモリトランジスタ１１しか示されていな
い。

本発明によれば、メモリ１０のメモリセルのメモリトラ
ンジスタ１１はメモリ１０の２つの部分範囲に異なる幅
の読出し窓を有する。ここに説明する例では１行Ｚ、な
いしｚ６に属するメモリセル２８ないし４３は広い読出
し幅を有し、また行ｚ１およびｚ２に属するメモリセル
２０ないし２７は狭い続出し幅を有する。ここで、読出
し窓とは。

書込まれた状態と消去された状態とにおけるメモリトラ
ンジスタ１１のしきい値電圧の大きさの差を指している
。

セル２０ないし４３のメモリトランジスタの読出し窓の
幅は機能試験中はたとえばドイツ連邦共和国特許出願公
開第２８２８８５５号公報に詳細に示されているプログ
ラミング時間制御を介して制御され得る。、上記引用文
献に記載されている時間制御は、メモリマトリクスｌＯ
と接続されている制御回路により、各メモリ行Ｚ、ない
し２．に対して可変の消去および書込み時間が設定され
。

その終了は消去または書込みすべきメモリ行からの１つ
またはいくつかのメモリセルの所与の消去または書込み
状態への到達により示され、消去または書込みすべきメ
モリ行の１つまたはいくつかのメモリセルの消去または
書込み状態はこのメモリ行の消去または書込み時間中に
チェックされるように行なわれる。

その際、メモリマトリクスと接続されている制御回路に
よる制御は、１つのメモリセルの可変の消去時間を実現
するため、また１つまたはいくつかのメモリセルの消去
状態をチェックするため。

メモリセルに与えられる消去電圧が時間的に相い続く個
別パルスにわけられ、パルス休止期間にそれぞれ１つの
チェック・読出し過程が挿入されるように行なわれ得る
。しかし、場合によっては、同時の消去およびチェック
読出しも行なわれ得る。

さらに、ドイツ連邦共和国特許出願公開第２８２８８５
５号公報に示されているように、メモリマトリクスと接
続されている制御回路による制御は、チェックのため読
出されるすべてのメモリセルがＵ。Ｌ（ここにＵ。Ｌは
使用されているメモリセルの所与のスレンホルト値）よ
りも小さいかまたはそれと等しいスレシホルド電圧ＵＴ
を有するとき、１つのメモリ行の消去時間が終了されて
いるように行なわれる。

同様のことが可変の書込み時間を実現するための制御回
路に対しても当てはまる。すなわち、この制御回路によ
る制御は、チェックのため読出されるすべてのメモリセ
ルがＵ。８（ここにＵ。８は所与の書込みチェック電圧
）よりも大きいかまたはそれと等しいスレシホルド電圧
ＵＴを有するとき。

１つのメモリ行の書込み時間が終了されているように行
なわれる。

読出しのため必要とされる。メモリトランジスタ１１の
ゲートに与えるべきゲート電圧Ｕ。、の間の安全な最小
間隔を保証するため、所与のスレシホルド電圧値（Ｕｏ
８およびＵ。Ｌ）としてプログラミングおよび消去の際
のチェック読出しの際に必要とされるゲート電圧と、メ
モリセルの、読出し用のゲート電圧（ＵｏＲ）とが、常
にＵ。Ｌ＜ＵＧＩ　　かつ同時にＵ。Ｒ＜Ｕｏ８の関係
を満足するように１つの共通の分圧器から取出されるこ
とは有利である。

第１図には図面を見やすくするため図示されていないソ
ース・ドレイン制御回路、評価論理回路。

ゲート制御回路およびパルス部分を有する回路の詳細お
よびその回路技術的な実現に関してはドイツ連邦共和国
特許出願公開第２８２８８５５号公報に詳細に示されて
いる。

プログラミング時間制御、は、試験に際してプロダラム
変史過程中にメモリトランジスタ１１のしきい値電圧（
スレシホルド電圧）ＵＴのそのつどの位置が、第２図の
上側部分に図示されているように、所与のチェック読出
し電圧Ｕ。ＬＫまたは所与のチェック書込み電圧Ｕ。８
にと比較されるように行なわれる。スレシホルド電圧Ｕ
Ｔがプログラムされた状態のスレシホルド電圧Ｕ。Ｉの
上側に位置すれば、ｎチャネルＭＯ８Ｌランジスタの場
合。

メモリトランジスタ１１は確実に阻止されている。

ＵＴ＜Ｕｏｏ（Ｕｏｏ−プログラムされていない状態の
しきい値電圧）であれば、同じメモリトランジスタ１１
は確実に導通している。従って、導通状態と明市状態と
の間の切換わりにより、メモリセルが所与のチェック条
件のもとに所漬のプログラミング状態に到達したか否か
を検出することができる。こうしてチェック電圧Ｕ。８
Ｋ　　およびＵＧＬＫの検出により電圧Ｕ。１またはＵ
。０．従ってまた読出し電圧Ｕ。Ｒに灼する読出し窓の
幅が検出される。従って、メモリセルのしきい値電圧は
消去または書込みの際に所定の値に設定可能である。必
要とされる消去時間りおよび書込み時間Ｓは第２図の下
側部分に図示されている。

カウンタの上位の数字すなわちたとえば実施例では１ｏ
進桁２．ないしＺ、に対しては、データ保持を顧慮して
、広い読出し窓、フローティングゲート・メモリの場合
には数Ｖの読出し窓が選定される。すなわち、第２図中
の読出し窓（Ｕｏ、−ＵＧＯ）は数Ｖである。下位の数
字すなわち１ｏ進桁ｚＩおよび２．に対しては、データ
保持に関する要求はそれほど高度でない。従って、第３
図中に示されているように、数１００　ｍＶの減ぜられ
た読出し窓（Ｕｏ１’−Ｕ。０　）で十分である。

このような減ぜられた読出し窓は書込みチェック電圧Ｕ
。８におよび読出しチェック電圧Ｕ。ＬＫの選択により
得られ、その際にチェック電圧は大きな読出し窓Ｕ。８
ｏおよびＵ。ＬＱにおけるチェック磁圧に比較して読出
し電圧Ｕ。Ｒに一層近い位置に選択される。読出し窓の
減少に伴い、第３図のド側に示されているように、消去
時間Ｌ′　および書込み時間Ｓ／は減少する。

消去または書込み曲線の漸近線的経過のため、プログラ
ミング時間への小さい読出し窓の影響は第２図および第
３図かられかるように大きい。固定外部電圧における大
きさく　Ｕ　ｏ、　−Ｕ　ｏｌ　’　）または”。−Ｕ
。。）だけのメモリトランジスタの絶縁層による最大電
位差の減少は経時経過をさらに顕箸に改善するので１通
常条件における１０’　プログラミングサイクル、の許
容プログラミング頻度が本発明による条件丁で１０’に
高まり、これは１０進６桁のカウンタにとって十分であ
る。。

第２図および第３図の図示は、ドイツ連邦共和国特許出
願公開第２８２８８５５号公報に記載されている実施例
のようにチャネル注入によりプログラミング可能なｎチ
ャネルＭＯ８フローティングゲート・メモリトランジス
タを使用する場合に関するものである。たとえば雑誌Ｅ
ｌｅｃｔｒｏｎｉｃｓ、１９８０年２月２８日、第１１
３へ１１７頁に記載されているようにｎチャネル・トラ
ンジスタを使用する場合には、スレシポルド電圧Ｕ。Ｉ
は消去された状態に対するものに、またスレシポルド電
圧Ｕ。０は書込まれた状態に対するものにそれぞれおき
かえられる。

プログラミング時間制御を用いる際、続出しチェック電
圧および書込みチェック電圧および読出し電圧Ｕ。Ｒが
、所定の大小関係に従った電圧を生ずる１つの共通の分
圧器から取出されることは有利である。そのための抵抗
１．　２．　３．　４．　５および６の直列回路から成
る分圧器が第１図中に示されている。抵抗２と接続され
ていない抵抗ｌの端子は、電圧Ｕ。８ｏよりも大きい供
給電圧ＵＰに接続されている。抵抗５と接続されていな
い抵抗６の端子は接地されている。抵抗１と２との間が
ら大きな読出し窓（通常作動）の形成のためのチェック
書込み電圧Ｕ。８ｏ　　が、抵抗２と３との間から小さ
な続出し窓（試験作動）の形成のための書込みチェック
電圧Ｕ。８Ｋが、抵抗３と４との間から本来の読出し電
圧Ｕ。Ｒが、抵抗４と５と０間から小さな読出し窓（試
験作動）の形成のための読出しチェック電圧Ｕ。ＬＫが
、また抵抗５と６との間から広い読出し窓（通常作動）
の形成のための読出しチェック電圧Ｕ。ＩＯがそれぞれ
取出され乙。チェック電圧■ＪｏｓｏおよびＵ。Ｉ、Ｇ
ならびに読出し電圧Ｕ。Ｒは選択ゲート回路５７．６１
および５９とゲート制御回路５２の行デコーダを介して
制御される選択ゲート回路５１とを介して通常作動中、
広い読出し窓を有すべきメモリトランジスタ１１のゲー
トに与えられる。これは第１図中のメモリセル２８ない
し４３を有するカウント桁２．ないしＺ６の場合である
。狭い読出し窓を有するセル２０ないし２７のメモリト
ランジスタ１１のゲートは選択ゲート回路５８．６０お
よび５９と選択ｙ−ト回路５１に相当する（図面を見や
すくするため図示されていない）別の選択ゲート回路と
を介して電圧Ｕ　　　、Ｕ　　　およびＵ。Ｒ（１８Ｋ
　　　　　　ＧＬＫ を与えられ、それにより狭い読出し窓が形成される。選
択ゲート回路５１．５７．５８，５９．６０および６１
の制御はドイツ連邦共和国特許出願公開第２８２８８５
５号公報に記載されているゲート制御回路と同様に構成
されていてよいゲート制御回路５２を介して行なわれる
。

メモリトランジスタ１１のソースおよびドレインと接続
されている評価論理回路５３およびソースおよびドレイ
ン制御回路５４は同じくドイツ連邦共和国特許出願公開
第２８２８８５５号公報に記載されている評価論理回路
およびソースおよびドレイン制御回路と同様に構成され
ていてよい。

試験作動用および通常作動用としてそれぞれ１つの固有
の評価論理回路を設ける必要がある。

メモリ領域１０の部分範囲のメモリトランジスタの異な
る幅の読出し窓、従ってまたメモ９ｍ域の個々の部分範
囲の異なる強さのプログラミンダは以上に示したプログ
ラミング時間調節とは別の方策によっても実現され得る
。

たとえばメモリ領域ｌＯの部分範囲は消去および書込み
の際に異なる高さのプログラミング電圧で制御され得る
。その際、高いプログラミング電圧は低いほうのプログ
ラミング電圧に比較して広いほうの読出し窓に通ずる。

さらに１本発明によれば、メモ９６ｍ域の部分範囲内の
メモリセルは、それらの続出し窓が異なる幅を有するよ
うに、テクノロジー的に異なるようにされている。これ
は個々の部分範囲内のメモリセルの異なる幾何学的寸法
により行なわれ得る。

たとえば、フローティングゲート丁の酸化物層を薄くす
れば、トンネル効果が強くなり、従ってまた読出し窓が
広くなる。また、たとえばフローティングゲートのキャ
パシティブ結合を大きくすれば、同じく読出し窓が広く
なる。

異なる続出し窓幅な得るための装置はメモリモジュール
自体のなかに配置されていてもよいし。

たとえばメモリトランジスタのゲートに影響を与えられ
得る市販のＥＥＰＲＯＭメモリを本発明により作動させ
るためメモリモジュールの外部に配置されていてもよい
。

異なる続出し窓幅を有する２つの部分範囲が用意されて
いる本発明によるメモリにおいて、一方の部分範囲の読
出し窓幅が池方の部分範囲のそれよりも１桁小さく選定
されることは有利である。

読出し電圧Ｕ。８　は続出し窓の中心から外れて位置し
なければならない。なぜならば、ＥＥＰＲＯＭの経時変
化は成型してプログラムされた状態に基づいて非対称に
行なわれるからである。

本発明は、フローティングゲート・メモリセルを用いた
ＥＥＥＦＲＯＭにおいても、たとえばＭＮＯＳメモリセ
ルを用いた他のＥ［ＥＰＲＯＭにおいても応用され得る
。

【図面の簡単な説明】

第１図は本発明によるメモリの実施例の回路図、第２図
は広い読出し窓におけるメモリトランジスタのスレシホ
ルド成圧ならびに消去時間および書込み時間の時間的経
過を示す図、第３図は狭い読出し窓におけるメモリトラ
ンジスタのスレシホルト電圧ならびに消去時間および書
込み時間の時開的経過を示す図である。 １０・・・ＥＥＰＲＯＭ−１１・・・メモリトランジス
タ、２０〜４３・・・メモリセル、　　５１．５７〜６
２・・・選択ゲート回路、　　５２・・・　ゲート制御
回路、　　５３・・・評価論理回路、　　５４・・・　
ソースおよびドレイン制御回路、Ｌ、Ｌ’・・・消去時
間、ｓ、ｓ’・・・　　書込み時間＋　　ＵｏｏＩＵ（
、ｏＩ−ｅプログラムされていない状態のしきい値電圧
、Ｕｏ、　ｌ　Ｕ；＋・・・プログラムされた状態のし
きい値電圧、　Ｕ　　・・・　読出し電圧、　　　ＵＧ
ＬＧ　ＩＵＧＬＫＲ ・・・消去チェック電圧％　ＵＯ３（］　Ｉ　ＵＯ８゜
・・・舛込みチェック電圧、　ＵＴ・・・メモリトラン
ジスタのスレシホルド電圧、ｚ、〜ｚ６・・・メモリ行
。 ＩＧＩ

Claims (1)

1. 【特許請求の範囲】 １）　マトリクス状に配置されかつメモリトランジスタ
   （１１）を有するメモリセル（２０ないし４３）を有し
   ワヘ―ドごとに電気的にプログラム変更可能な不揮発性
   メモリにおいて、メモリセル（２０ないし４３）のメモ
   リトランジスタ（１１）の読出し窓幅がメモ！Ｊ（１０
   ）の少なくとも２つの部分範囲（Ｚ、、Ｚ、およびＺ、
   ないしＺ、）内で異なる幅であることを特徴とするワー
   ドごとに電気的にプログラム変更可能な不揮発性メモリ
   。 ２１　　メモリ（１０）（７）各部分範囲ＩＺ、、Ｚ。 およびＺｌないしＺｅ）に対する消去および薯込み用の
   制御回路（５２）が異なる消去または書込み時間で動作
   することを特徴とする特許請求の範囲第１項記載のメモ
   リ。 ３）消去または書込み時間の終了がメモ！Ｊ（１０）の
   消去または書込みすべき部分範囲（２，。 ｚ２　）からの少なくとも１つのメモリセル（１１）の
   所与の消去または書込み状態への到達をチェックするこ
   とにより検出可能であることを特徴とする特許請求の範
   囲第２項記載のメモリ。 ４）所与の消去状態への到達がメモリトランジスタ（１
   １）のスレシホルド電圧（ＵＴ）を所与の消去チェック
   電圧（ＵＯＬＧ）と比較することにより検出可能であり
   、またメモリ（１０）の各部分範囲（ｚｌ、ｚ、および
   ２゜ないしＺ、）に対して異なる高さの消去チェック電
   圧（ＬＪｏｔ、ｏ　ｌ　　ＵＧＬＫ　）が用意されてい
   ることを特徴とする特許請求の範囲第２項または第３項
   記載のメモリ。 ５）所与の書込み状態への到達がメモ９）ランジスタ（
   １１）のスレシホルド゛峨圧（Ｕ、）を所与の書込みチ
   ェック電圧（ＵＧ８Ｇ）と比較することにより検出可能
   であり、またメモ９　（ｉ　ｏ　）ノ各１囲（ｚ、　、
   　ｚ、　オヨヒｚ３ないしＺ、　　）に対して異なる高
   さの書込みチェック電圧（Ｕ０８Ｇ　１　Ｕ０８Ｋ　）
   が用意されていることを特徴とする特許請求の範囲第２
   項ないし第４項のいずれかに記載のメモリ。 ６）　メモリ（１０）の各部分範囲（Ｚ、、Ｚ。 ！ および２．ないしＺａ）が異なる高さのプログラミン７
   電圧（Ｕ、）により消去および書込みの際１；制御可能
   であることを特徴とする特許請求の範囲第１項ないし第
   ５項のいずれかに記載のメモリ。 ７）　各部分範囲（Ｚ、、Ｚ、および２．ないしＺａ）
   ７）メモリセル（２０ないし４３）が異なるテクノロジ
   ーで構成されていることを特徴とする特許請求の範囲第
   １項ないし第６項のいずれかに記載のメモリ。 ８）メモリ（１０）に２つの部分範囲（２，。 ｚｔおよび２．ないしＺ、　　）が設けられており、第
   １の部分範囲（Ｚ、ないしＺａ　　）内のの続出し窓よ
   りも少なくとも１桁大きいことを特徴とする特許請求の
   範囲第１項ないし第７項のいずれかに記載のメモリ。 ９）カウント、状態の不揮発性記憶を行なう電ｆ弐カク
   ンタとして用いることを特徴とする特許請求の範囲第１
   項ないし第８項のいずれかに記載のメモリ。