JPS58146930A - Crt表示装置 - Google Patents
Crt表示装置Info
- Publication number
- JPS58146930A JPS58146930A JP57028813A JP2881382A JPS58146930A JP S58146930 A JPS58146930 A JP S58146930A JP 57028813 A JP57028813 A JP 57028813A JP 2881382 A JP2881382 A JP 2881382A JP S58146930 A JPS58146930 A JP S58146930A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- refresh memory
- generation circuit
- start address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はCRT表示装置に係り、特にラスクスキャン形
CRT表示装置の部分スクロール機能に関する。
CRT表示装置の部分スクロール機能に関する。
第1図は従来のラスクスキャン方式のCRT表示装置の
一般的構成例を示したものである。表示しようとするデ
ータはCPU(中央処理装置)1によりりフレッシュメ
モリ2にCPUD−BUS3経由で書き込まれる。この
場合、リフレッシュメモリ2のアドレスは、CPUA−
BUS4、A−BUS切替回路5、リフレッシュメモリ
A−BUS6経由でリフレッシュメモリ2に与えられる
。
一般的構成例を示したものである。表示しようとするデ
ータはCPU(中央処理装置)1によりりフレッシュメ
モリ2にCPUD−BUS3経由で書き込まれる。この
場合、リフレッシュメモリ2のアドレスは、CPUA−
BUS4、A−BUS切替回路5、リフレッシュメモリ
A−BUS6経由でリフレッシュメモリ2に与えられる
。
A−BU8切替回路5は、通常、表示アドレス発生回路
7からの表示アドレス8をリフレッシュメモリA−BU
S6に接続し、CPUIがリフレッシュメモリ2をアク
セスする時のみ、CPUA−BUSiリフレッシュメモ
リA−BUS6に接続する働色をする。表示アドレス発
生回路フはカウンタであり、表示すべきデータの格納さ
れているリフレッシュメモリ2のアドレスを順次発生し
、これに灼応する表示データはリフレッシュメモリ′
2よりリフレッシュメモリデータ出力9として出力され
る。この出力はビデオインターフェイス10によりビデ
オ信号11に変換され、CRT表示器12に印加され1
摩として表示される。なお、CRT表示器12には、同
期信号発生回路13から垂直同期信号14、水平同期信
号15が入力されている。クロック発生回路16は、ク
ロック信号17を表示アドレス発生回路7、ビデオイン
ターフェイス10.同期信号発生回路13に供給し、表
示アドレス8、ビデオ信号11、垂直同期信号14、水
平同期信号15等の出力タイミングを制御する。
7からの表示アドレス8をリフレッシュメモリA−BU
S6に接続し、CPUIがリフレッシュメモリ2をアク
セスする時のみ、CPUA−BUSiリフレッシュメモ
リA−BUS6に接続する働色をする。表示アドレス発
生回路フはカウンタであり、表示すべきデータの格納さ
れているリフレッシュメモリ2のアドレスを順次発生し
、これに灼応する表示データはリフレッシュメモリ′
2よりリフレッシュメモリデータ出力9として出力され
る。この出力はビデオインターフェイス10によりビデ
オ信号11に変換され、CRT表示器12に印加され1
摩として表示される。なお、CRT表示器12には、同
期信号発生回路13から垂直同期信号14、水平同期信
号15が入力されている。クロック発生回路16は、ク
ロック信号17を表示アドレス発生回路7、ビデオイン
ターフェイス10.同期信号発生回路13に供給し、表
示アドレス8、ビデオ信号11、垂直同期信号14、水
平同期信号15等の出力タイミングを制御する。
上記のような従来のラスクスキャン形CRT表示装置の
スクロール(IiIi面の巻上げ、巻下げ)方式には、
表示データを格納するリフレッシュメモリの内容をCP
UIの助けを借りてスクロール幅に相当する分だけずら
してリフレッシュメモリ2に再格納する方式や、リフレ
ッシュメモリ2のスキャニング開始アドレス(表示先頭
アドレス)をスクロール幅だけずらす方式等である。し
かし、前者の方式では表示データの全てを書替えるため
処理時間が長く画面の応答性が悪いという欠点がる。ま
た、後者の方式では画面の応答は良いが第2図に示した
如く、画面の中にスクロール部18と非スクロール部1
9が存在するsa会、第3図(A)、 (B)に示す
タロく、リフレッシュメモリ2の表示先頭アドレス20
をずらすと、非スクロール部19も同時にスクロールさ
れてしまい、第1図のように#J面の一部のみをスクロ
ールする(以下これを部分スクロールと呼ぶ)ことは不
可能となる欠点がある。
スクロール(IiIi面の巻上げ、巻下げ)方式には、
表示データを格納するリフレッシュメモリの内容をCP
UIの助けを借りてスクロール幅に相当する分だけずら
してリフレッシュメモリ2に再格納する方式や、リフレ
ッシュメモリ2のスキャニング開始アドレス(表示先頭
アドレス)をスクロール幅だけずらす方式等である。し
かし、前者の方式では表示データの全てを書替えるため
処理時間が長く画面の応答性が悪いという欠点がる。ま
た、後者の方式では画面の応答は良いが第2図に示した
如く、画面の中にスクロール部18と非スクロール部1
9が存在するsa会、第3図(A)、 (B)に示す
タロく、リフレッシュメモリ2の表示先頭アドレス20
をずらすと、非スクロール部19も同時にスクロールさ
れてしまい、第1図のように#J面の一部のみをスクロ
ールする(以下これを部分スクロールと呼ぶ)ことは不
可能となる欠点がある。
本発明の目的は、上記の欠点を解消し、画面応答性に優
れ、且つ、部分スクロールすることが可能なCRT表示
装置を提供することにある。
れ、且つ、部分スクロールすることが可能なCRT表示
装置を提供することにある。
本発明は、中央処理装置(CPU)から与えられる表示
データを格納するりフレッシュメモリと、表示データの
格納されている前記リフレッシュメモリのアドレスをl
I[次発中させる表示アドレス発生回路と、前記リフレ
ッシュメモリより取出され九データをビデオ信号に変換
するビデオインターフェイスと、CRT表示器に同期信
号を与える同期信号発生回路とから成るラスクスキャン
形CRφ表示装置に、スクロールを可能とするための表
示先頭アドレスレジスタと、画面の一部のみをスクロー
ル可能とするため、前記表示アドレスに補正を行うため
の回路を追加することにより、上記目的を達成する。
データを格納するりフレッシュメモリと、表示データの
格納されている前記リフレッシュメモリのアドレスをl
I[次発中させる表示アドレス発生回路と、前記リフレ
ッシュメモリより取出され九データをビデオ信号に変換
するビデオインターフェイスと、CRT表示器に同期信
号を与える同期信号発生回路とから成るラスクスキャン
形CRφ表示装置に、スクロールを可能とするための表
示先頭アドレスレジスタと、画面の一部のみをスクロー
ル可能とするため、前記表示アドレスに補正を行うため
の回路を追加することにより、上記目的を達成する。
次に実施例を説明する前に本発明のスクロール動作の原
理を説明しておく。第4図は本発明のスクロール方式の
原理を示す本のである。但し、従来例と同様の部分は同
符号を用いて示しである。
理を説明しておく。第4図は本発明のスクロール方式の
原理を示す本のである。但し、従来例と同様の部分は同
符号を用いて示しである。
非スクロール部19に灼応する非スクロー9部デー12
1Fi、9フレツシユメモリ2の最後尾に格納される。
1Fi、9フレツシユメモリ2の最後尾に格納される。
スクロール部データ22を表示後表示アドレスに補正値
23を加算することにより、表示装置は非スクロール部
データ21に表示する。
23を加算することにより、表示装置は非スクロール部
データ21に表示する。
このスクロールにより表示先頭アドレス20が変化した
場合は補正値も自動的に変化させる。即ち、補正値23
は、スクロールS認容t24−(スクロール部容量25
+表示先頭アドレス20)により求まる値に変化する。
場合は補正値も自動的に変化させる。即ち、補正値23
は、スクロールS認容t24−(スクロール部容量25
+表示先頭アドレス20)により求まる値に変化する。
なお、スクロール部総容124及びスクロール部容量2
5は固定値である。
5は固定値である。
以下本発明の一実施例を従来例と同部分は同符号を用い
て第5図により説明する。
て第5図により説明する。
第5図は本発明の゛CRT表示装置の一実施例を示す構
成図である。本與施例は、第1図に示した従来例にスク
ロールを実現するための追θ口回路を付θ口して構成さ
れている。即ち、表示アドレス発生回路7の前段に、該
表示アドレス発生回路7に表示先頭アドレス20を設定
する表示先験アドレスレジスタ26が設けられている。
成図である。本與施例は、第1図に示した従来例にスク
ロールを実現するための追θ口回路を付θ口して構成さ
れている。即ち、表示アドレス発生回路7の前段に、該
表示アドレス発生回路7に表示先頭アドレス20を設定
する表示先験アドレスレジスタ26が設けられている。
また、表示アドレス発生回路7の表示アドレス8#′i
か口算器27で、補正値演算回路28からの補正値23
と加算され、補正済表示アドレス29としてA−BUS
切替回路5に人力される。補正値演算回路28には表示
先頭アドレス20と、補正7リツプフロツプ30の補正
信号31とが入力される。この補正フリップフロップ3
0はラインカウンタ32にキャリー出力33を出力する
。更に、ラインカウンタ32と補正フリップフロラ13
0とはCR,T表示器12に接続されている。
か口算器27で、補正値演算回路28からの補正値23
と加算され、補正済表示アドレス29としてA−BUS
切替回路5に人力される。補正値演算回路28には表示
先頭アドレス20と、補正7リツプフロツプ30の補正
信号31とが入力される。この補正フリップフロップ3
0はラインカウンタ32にキャリー出力33を出力する
。更に、ラインカウンタ32と補正フリップフロラ13
0とはCR,T表示器12に接続されている。
次に本実施例の動作について説明する。表示先頭アドレ
スレジスタ26には、リフレッシュメモリ2の表示先頭
アドレス20をCPUIがセットする。これにより、第
4図における表示先頭アドレス20が決定される6表示
アドレス発生回路7は、表示先頭アドレスレジスタ26
に設定された表示先頭アドレス20を基点として、表示
アドレス8を順次発生させる。この表示アドレス8は加
算器27に印カロされて補正値23と加算され、補正済
表示アドレス29としてA−BUS切替回路5を経由し
てリフレッシュメモリ2に印加される。
スレジスタ26には、リフレッシュメモリ2の表示先頭
アドレス20をCPUIがセットする。これにより、第
4図における表示先頭アドレス20が決定される6表示
アドレス発生回路7は、表示先頭アドレスレジスタ26
に設定された表示先頭アドレス20を基点として、表示
アドレス8を順次発生させる。この表示アドレス8は加
算器27に印カロされて補正値23と加算され、補正済
表示アドレス29としてA−BUS切替回路5を経由し
てリフレッシュメモリ2に印加される。
々お、表示アドレス8に対応するデータがCR,T表示
器12に画fI!とじて表示される過程は第1図で示し
た従来列と同様であるため、説明は省略する。
器12に画fI!とじて表示される過程は第1図で示し
た従来列と同様であるため、説明は省略する。
補正値23は次のような値をとる。即ち、表示アドレス
8がスクロール部データ(第4図のスクロール部22)
に対応するアドレスを指定している時は零をとり、また
、表示アドレス8がスクロール部データ(第4図の非ス
クロール部データ21)に対応するアドレスを越えた時
は、スクロール部総容量24−(スクロール部容[25
+表示先頭アドレス20)の値をとる。
8がスクロール部データ(第4図のスクロール部22)
に対応するアドレスを指定している時は零をとり、また
、表示アドレス8がスクロール部データ(第4図の非ス
クロール部データ21)に対応するアドレスを越えた時
は、スクロール部総容量24−(スクロール部容[25
+表示先頭アドレス20)の値をとる。
従って、リフレッシュメモリ2に印加されるアドレスは
、スクロール部表示中は、表示アドレス発生回路7の出
力そのものであるが、スクロール部表示終了後は表示ア
ドレス発生回路7の出力に、紡速の後者の補正値がOn
算され、リフレッシュメモリ2の最後尾に位置する非ス
クロール部データ格納アドレスとなる。
、スクロール部表示中は、表示アドレス発生回路7の出
力そのものであるが、スクロール部表示終了後は表示ア
ドレス発生回路7の出力に、紡速の後者の補正値がOn
算され、リフレッシュメモリ2の最後尾に位置する非ス
クロール部データ格納アドレスとなる。
上記2つの補正値の算出は、補正値演算回路28にて実
行される。補正値演算回路28は補正信号31と呼ばれ
る制御人力を有する減算回路であり、減数は変数である
表示先頭アドレス20と、被減数はスクロール部総容量
24からスクロール部容量25を減じた定数である。補
正信号:31が零の時は減数の如何に関らず補正#L演
算回路28の出力は零となり、補正信号31が1のへは
、減算結果を出力する。また、補正信号31はスクロー
ル部表示中は零で、スクロール部表示終了後はlとなる
ように制御される。
行される。補正値演算回路28は補正信号31と呼ばれ
る制御人力を有する減算回路であり、減数は変数である
表示先頭アドレス20と、被減数はスクロール部総容量
24からスクロール部容量25を減じた定数である。補
正信号:31が零の時は減数の如何に関らず補正#L演
算回路28の出力は零となり、補正信号31が1のへは
、減算結果を出力する。また、補正信号31はスクロー
ル部表示中は零で、スクロール部表示終了後はlとなる
ように制御される。
この制御を行うのが、ラインカウンタ32及び補正フリ
ップフロップ30である。ラインカウンタ32は水平同
期信号15の数、即ち、ラスター数をカウントし、スク
ロール部容量25に対応したラスター数をカウント終了
すると、キャリー出力33を出力し、補正ツリツブフロ
ップ30をセットし、補正信号を1とする。1画面の表
示が全て終了し、垂直同期信号14が供給されると、ラ
インカウンタ32及び補正フリップフロップ30はリセ
ットされる。
ップフロップ30である。ラインカウンタ32は水平同
期信号15の数、即ち、ラスター数をカウントし、スク
ロール部容量25に対応したラスター数をカウント終了
すると、キャリー出力33を出力し、補正ツリツブフロ
ップ30をセットし、補正信号を1とする。1画面の表
示が全て終了し、垂直同期信号14が供給されると、ラ
インカウンタ32及び補正フリップフロップ30はリセ
ットされる。
本実施的によれば、補正フリップ70ツブ3゜及びライ
ンカウンタ32で制御される補正値演算回路28からの
補正値23を、表示先頭アドレスレジスタ26により設
定された表示先頭アドレス20を基点として表示アドレ
ス発生回路7が発生する表示アドレス8に加算器27に
て加え、表示アドレス8を補正済表示アドレス29とし
てA −BUS切替回路5を経由してリフレッシュメモ
リ2に印Qaすることにより、表示先頭アドレス20を
変更するだけで部分スクロールを可能とする効果があり
、また、画面の・応答性を従来のリフレッシュメモリの
データを書替える方法に比べ、100〜120倍(40
00文字/画面の場合〕向上させる効果がある。
ンカウンタ32で制御される補正値演算回路28からの
補正値23を、表示先頭アドレスレジスタ26により設
定された表示先頭アドレス20を基点として表示アドレ
ス発生回路7が発生する表示アドレス8に加算器27に
て加え、表示アドレス8を補正済表示アドレス29とし
てA −BUS切替回路5を経由してリフレッシュメモ
リ2に印Qaすることにより、表示先頭アドレス20を
変更するだけで部分スクロールを可能とする効果があり
、また、画面の・応答性を従来のリフレッシュメモリの
データを書替える方法に比べ、100〜120倍(40
00文字/画面の場合〕向上させる効果がある。
以上記述した如く本発明のCRT表示湊置装よれば、画
面応答性に優れ、且つ、部分スクロールすることが可能
にできる。
面応答性に優れ、且つ、部分スクロールすることが可能
にできる。
第1図は従来のラスクスキャン形CR,T表示装置の1
例を示した構成図、第2図は部分スクロール画面の構成
図、第3図(A)及び第3図(B)は表示先頭アドレス
変更によるスクロール方式の説明図、第4図は本発明の
部分スクロール方式の原理を示す説明図、第5図は本発
明のCRT表示装置の一実施例を示す構成図である。 1・・・CPU、2・・・リフレッシュメモリ、7・・
・表示アドレス発生回路、10・・・ビデオインターフ
ェイス、12・・・CFLT表示器、13・・・同期信
号発生回路、26・・・表示先頭アドレスレジスタ、2
7・・・和算器、28・・・補正値演算回路、30・・
・補正フリッ茅l目 /J /’f /6; $2目 芽3 口 (A) 0 (8) 0 茅4図 茅5目
例を示した構成図、第2図は部分スクロール画面の構成
図、第3図(A)及び第3図(B)は表示先頭アドレス
変更によるスクロール方式の説明図、第4図は本発明の
部分スクロール方式の原理を示す説明図、第5図は本発
明のCRT表示装置の一実施例を示す構成図である。 1・・・CPU、2・・・リフレッシュメモリ、7・・
・表示アドレス発生回路、10・・・ビデオインターフ
ェイス、12・・・CFLT表示器、13・・・同期信
号発生回路、26・・・表示先頭アドレスレジスタ、2
7・・・和算器、28・・・補正値演算回路、30・・
・補正フリッ茅l目 /J /’f /6; $2目 芽3 口 (A) 0 (8) 0 茅4図 茅5目
Claims (1)
- L 中央処理装置と、該中央処理装置から与えられる表
示データを格納するりフレッシュメモリと、表示データ
が格納されている前配り7レツシエメモリのアドレスを
順次発生させる表示アドレス発生回路と、前記リフレッ
シュメモリより礒出され九データをビデオ信号に変換す
るビデオインターフェイスと、入力され九ビデオ信号を
iI濠として写し出すCRT表示−と、該CRT表示器
に同期信号を与える同期信号発生回路とから成るCRT
表示装置において、前記リフレッシュメモリの表示先頭
アドレスを中央563m装置がセットすることにより表
示先頭アドレスを決定し、この表示先頭アドレスを表示
アドレス発生回路に出力する表示先頭アドレスレジスタ
と、表示先頭アドレスレジスタからの表示先頭アドレス
を取込み、部分スフ1−ルを可能とする補正値を出力す
る輪圧値演算回路と、この補正値と表示アドレス発生回
路から出力される表示アドレスとを加算して補正済表示
アドレスとし、これを前記リフレッシュメモリに出力す
る加算器と、スクロール部表示中か表示終了かを区別し
、前記補正値演算回路を制御する補正信号を出力する制
御回路とを設けたことを特徴とするCRT表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57028813A JPS58146930A (ja) | 1982-02-26 | 1982-02-26 | Crt表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57028813A JPS58146930A (ja) | 1982-02-26 | 1982-02-26 | Crt表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58146930A true JPS58146930A (ja) | 1983-09-01 |
Family
ID=12258843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57028813A Pending JPS58146930A (ja) | 1982-02-26 | 1982-02-26 | Crt表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58146930A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0274439A2 (en) * | 1987-01-07 | 1988-07-13 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
-
1982
- 1982-02-26 JP JP57028813A patent/JPS58146930A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0274439A2 (en) * | 1987-01-07 | 1988-07-13 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
EP0274439A3 (en) * | 1987-01-07 | 1989-07-19 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
US4903013A (en) * | 1987-01-07 | 1990-02-20 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04177390A (ja) | 表示制御装置 | |
JPS58146930A (ja) | Crt表示装置 | |
JPS63169687A (ja) | 表示装置 | |
JPH08146941A (ja) | 画像表示装置 | |
JPS58125141A (ja) | 表示処理装置 | |
JPH09160746A (ja) | 画像表示装置および画像表示方法 | |
JP3345192B2 (ja) | 液晶表示装置 | |
JP2985324B2 (ja) | 作表支援装置 | |
JPS63250721A (ja) | 画像編集表示装置 | |
JPH0234368A (ja) | 画像記録装置 | |
JPH0210474A (ja) | 画像処理装置 | |
JPS5837686A (ja) | Crt表示装置 | |
JPS62131361A (ja) | グラフ表示機能付小型電子機器 | |
JPS5940692A (ja) | スクロ−ル制御方式 | |
JPS6041091A (ja) | 表示修飾制御方式 | |
JPH0214317A (ja) | 情報処理表示装置 | |
JPS59191093A (ja) | 陰極線管デイスプレイ装置 | |
JPS63250722A (ja) | 画像情報表示装置 | |
JPS60209786A (ja) | カラ−デイスプレイ装置 | |
JPH07244474A (ja) | 画像表示装置 | |
JPH0695652A (ja) | 画像表示装置 | |
JP2001083958A (ja) | 画像処理装置 | |
JPS5994163A (ja) | 画像表示装置 | |
JPS59121384A (ja) | デイスプレイ装置 | |
JPS59200332A (ja) | デイスプレイによるキ−入力装置 |