JPS58146930A - Ｃｒｔ表示装置 - Google Patents
Ｃｒｔ表示装置Info
- Publication number
- JPS58146930A JPS58146930A JP57028813A JP2881382A JPS58146930A JP S58146930 A JPS58146930 A JP S58146930A JP 57028813 A JP57028813 A JP 57028813A JP 2881382 A JP2881382 A JP 2881382A JP S58146930 A JPS58146930 A JP S58146930A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- refresh memory
- generation circuit
- start address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＣＲＴ表示装置に係り、特にラスクスキャン形
ＣＲＴ表示装置の部分スクロール機能に関する。
ＣＲＴ表示装置の部分スクロール機能に関する。
第１図は従来のラスクスキャン方式のＣＲＴ表示装置の
一般的構成例を示したものである。表示しようとするデ
ータはＣＰＵ（中央処理装置）１によりりフレッシュメ
モリ２にＣＰＵＤ−ＢＵＳ３経由で書き込まれる。この
場合、リフレッシュメモリ２のアドレスは、ＣＰＵＡ−
ＢＵＳ４、Ａ−ＢＵＳ切替回路５、リフレッシュメモリ
Ａ−ＢＵＳ６経由でリフレッシュメモリ２に与えられる
。
一般的構成例を示したものである。表示しようとするデ
ータはＣＰＵ（中央処理装置）１によりりフレッシュメ
モリ２にＣＰＵＤ−ＢＵＳ３経由で書き込まれる。この
場合、リフレッシュメモリ２のアドレスは、ＣＰＵＡ−
ＢＵＳ４、Ａ−ＢＵＳ切替回路５、リフレッシュメモリ
Ａ−ＢＵＳ６経由でリフレッシュメモリ２に与えられる
。
Ａ−ＢＵ８切替回路５は、通常、表示アドレス発生回路
７からの表示アドレス８をリフレッシュメモリＡ−ＢＵ
Ｓ６に接続し、ＣＰＵＩがリフレッシュメモリ２をアク
セスする時のみ、ＣＰＵＡ−ＢＵＳｉリフレッシュメモ
リＡ−ＢＵＳ６に接続する働色をする。表示アドレス発
生回路フはカウンタであり、表示すべきデータの格納さ
れているリフレッシュメモリ２のアドレスを順次発生し
、これに灼応する表示データはリフレッシュメモリ′
２よりリフレッシュメモリデータ出力９として出力され
る。この出力はビデオインターフェイス１０によりビデ
オ信号１１に変換され、ＣＲＴ表示器１２に印加され１
摩として表示される。なお、ＣＲＴ表示器１２には、同
期信号発生回路１３から垂直同期信号１４、水平同期信
号１５が入力されている。クロック発生回路１６は、ク
ロック信号１７を表示アドレス発生回路７、ビデオイン
ターフェイス１０．同期信号発生回路１３に供給し、表
示アドレス８、ビデオ信号１１、垂直同期信号１４、水
平同期信号１５等の出力タイミングを制御する。
７からの表示アドレス８をリフレッシュメモリＡ−ＢＵ
Ｓ６に接続し、ＣＰＵＩがリフレッシュメモリ２をアク
セスする時のみ、ＣＰＵＡ−ＢＵＳｉリフレッシュメモ
リＡ−ＢＵＳ６に接続する働色をする。表示アドレス発
生回路フはカウンタであり、表示すべきデータの格納さ
れているリフレッシュメモリ２のアドレスを順次発生し
、これに灼応する表示データはリフレッシュメモリ′
２よりリフレッシュメモリデータ出力９として出力され
る。この出力はビデオインターフェイス１０によりビデ
オ信号１１に変換され、ＣＲＴ表示器１２に印加され１
摩として表示される。なお、ＣＲＴ表示器１２には、同
期信号発生回路１３から垂直同期信号１４、水平同期信
号１５が入力されている。クロック発生回路１６は、ク
ロック信号１７を表示アドレス発生回路７、ビデオイン
ターフェイス１０．同期信号発生回路１３に供給し、表
示アドレス８、ビデオ信号１１、垂直同期信号１４、水
平同期信号１５等の出力タイミングを制御する。
上記のような従来のラスクスキャン形ＣＲＴ表示装置の
スクロール（ＩｉＩｉ面の巻上げ、巻下げ）方式には、
表示データを格納するリフレッシュメモリの内容をＣＰ
ＵＩの助けを借りてスクロール幅に相当する分だけずら
してリフレッシュメモリ２に再格納する方式や、リフレ
ッシュメモリ２のスキャニング開始アドレス（表示先頭
アドレス）をスクロール幅だけずらす方式等である。し
かし、前者の方式では表示データの全てを書替えるため
処理時間が長く画面の応答性が悪いという欠点がる。ま
た、後者の方式では画面の応答は良いが第２図に示した
如く、画面の中にスクロール部１８と非スクロール部１
９が存在するｓａ会、第３図（Ａ）、 （Ｂ）に示す
タロく、リフレッシュメモリ２の表示先頭アドレス２０
をずらすと、非スクロール部１９も同時にスクロールさ
れてしまい、第１図のように＃Ｊ面の一部のみをスクロ
ールする（以下これを部分スクロールと呼ぶ）ことは不
可能となる欠点がある。
スクロール（ＩｉＩｉ面の巻上げ、巻下げ）方式には、
表示データを格納するリフレッシュメモリの内容をＣＰ
ＵＩの助けを借りてスクロール幅に相当する分だけずら
してリフレッシュメモリ２に再格納する方式や、リフレ
ッシュメモリ２のスキャニング開始アドレス（表示先頭
アドレス）をスクロール幅だけずらす方式等である。し
かし、前者の方式では表示データの全てを書替えるため
処理時間が長く画面の応答性が悪いという欠点がる。ま
た、後者の方式では画面の応答は良いが第２図に示した
如く、画面の中にスクロール部１８と非スクロール部１
９が存在するｓａ会、第３図（Ａ）、 （Ｂ）に示す
タロく、リフレッシュメモリ２の表示先頭アドレス２０
をずらすと、非スクロール部１９も同時にスクロールさ
れてしまい、第１図のように＃Ｊ面の一部のみをスクロ
ールする（以下これを部分スクロールと呼ぶ）ことは不
可能となる欠点がある。
本発明の目的は、上記の欠点を解消し、画面応答性に優
れ、且つ、部分スクロールすることが可能なＣＲＴ表示
装置を提供することにある。
れ、且つ、部分スクロールすることが可能なＣＲＴ表示
装置を提供することにある。
本発明は、中央処理装置（ＣＰＵ）から与えられる表示
データを格納するりフレッシュメモリと、表示データの
格納されている前記リフレッシュメモリのアドレスをｌ
Ｉ［次発中させる表示アドレス発生回路と、前記リフレ
ッシュメモリより取出され九データをビデオ信号に変換
するビデオインターフェイスと、ＣＲＴ表示器に同期信
号を与える同期信号発生回路とから成るラスクスキャン
形ＣＲφ表示装置に、スクロールを可能とするための表
示先頭アドレスレジスタと、画面の一部のみをスクロー
ル可能とするため、前記表示アドレスに補正を行うため
の回路を追加することにより、上記目的を達成する。
データを格納するりフレッシュメモリと、表示データの
格納されている前記リフレッシュメモリのアドレスをｌ
Ｉ［次発中させる表示アドレス発生回路と、前記リフレ
ッシュメモリより取出され九データをビデオ信号に変換
するビデオインターフェイスと、ＣＲＴ表示器に同期信
号を与える同期信号発生回路とから成るラスクスキャン
形ＣＲφ表示装置に、スクロールを可能とするための表
示先頭アドレスレジスタと、画面の一部のみをスクロー
ル可能とするため、前記表示アドレスに補正を行うため
の回路を追加することにより、上記目的を達成する。
次に実施例を説明する前に本発明のスクロール動作の原
理を説明しておく。第４図は本発明のスクロール方式の
原理を示す本のである。但し、従来例と同様の部分は同
符号を用いて示しである。
理を説明しておく。第４図は本発明のスクロール方式の
原理を示す本のである。但し、従来例と同様の部分は同
符号を用いて示しである。
非スクロール部１９に灼応する非スクロー９部デー１２
１Ｆｉ、９フレツシユメモリ２の最後尾に格納される。
１Ｆｉ、９フレツシユメモリ２の最後尾に格納される。
スクロール部データ２２を表示後表示アドレスに補正値
２３を加算することにより、表示装置は非スクロール部
データ２１に表示する。
２３を加算することにより、表示装置は非スクロール部
データ２１に表示する。
このスクロールにより表示先頭アドレス２０が変化した
場合は補正値も自動的に変化させる。即ち、補正値２３
は、スクロールＳ認容ｔ２４−（スクロール部容量２５
＋表示先頭アドレス２０）により求まる値に変化する。
場合は補正値も自動的に変化させる。即ち、補正値２３
は、スクロールＳ認容ｔ２４−（スクロール部容量２５
＋表示先頭アドレス２０）により求まる値に変化する。
なお、スクロール部総容１２４及びスクロール部容量２
５は固定値である。
５は固定値である。
以下本発明の一実施例を従来例と同部分は同符号を用い
て第５図により説明する。
て第５図により説明する。
第５図は本発明の゛ＣＲＴ表示装置の一実施例を示す構
成図である。本與施例は、第１図に示した従来例にスク
ロールを実現するための追θ口回路を付θ口して構成さ
れている。即ち、表示アドレス発生回路７の前段に、該
表示アドレス発生回路７に表示先頭アドレス２０を設定
する表示先験アドレスレジスタ２６が設けられている。
成図である。本與施例は、第１図に示した従来例にスク
ロールを実現するための追θ口回路を付θ口して構成さ
れている。即ち、表示アドレス発生回路７の前段に、該
表示アドレス発生回路７に表示先頭アドレス２０を設定
する表示先験アドレスレジスタ２６が設けられている。
また、表示アドレス発生回路７の表示アドレス８＃′ｉ
か口算器２７で、補正値演算回路２８からの補正値２３
と加算され、補正済表示アドレス２９としてＡ−ＢＵＳ
切替回路５に人力される。補正値演算回路２８には表示
先頭アドレス２０と、補正７リツプフロツプ３０の補正
信号３１とが入力される。この補正フリップフロップ３
０はラインカウンタ３２にキャリー出力３３を出力する
。更に、ラインカウンタ３２と補正フリップフロラ１３
０とはＣＲ，Ｔ表示器１２に接続されている。
か口算器２７で、補正値演算回路２８からの補正値２３
と加算され、補正済表示アドレス２９としてＡ−ＢＵＳ
切替回路５に人力される。補正値演算回路２８には表示
先頭アドレス２０と、補正７リツプフロツプ３０の補正
信号３１とが入力される。この補正フリップフロップ３
０はラインカウンタ３２にキャリー出力３３を出力する
。更に、ラインカウンタ３２と補正フリップフロラ１３
０とはＣＲ，Ｔ表示器１２に接続されている。
次に本実施例の動作について説明する。表示先頭アドレ
スレジスタ２６には、リフレッシュメモリ２の表示先頭
アドレス２０をＣＰＵＩがセットする。これにより、第
４図における表示先頭アドレス２０が決定される６表示
アドレス発生回路７は、表示先頭アドレスレジスタ２６
に設定された表示先頭アドレス２０を基点として、表示
アドレス８を順次発生させる。この表示アドレス８は加
算器２７に印カロされて補正値２３と加算され、補正済
表示アドレス２９としてＡ−ＢＵＳ切替回路５を経由し
てリフレッシュメモリ２に印加される。
スレジスタ２６には、リフレッシュメモリ２の表示先頭
アドレス２０をＣＰＵＩがセットする。これにより、第
４図における表示先頭アドレス２０が決定される６表示
アドレス発生回路７は、表示先頭アドレスレジスタ２６
に設定された表示先頭アドレス２０を基点として、表示
アドレス８を順次発生させる。この表示アドレス８は加
算器２７に印カロされて補正値２３と加算され、補正済
表示アドレス２９としてＡ−ＢＵＳ切替回路５を経由し
てリフレッシュメモリ２に印加される。
々お、表示アドレス８に対応するデータがＣＲ，Ｔ表示
器１２に画ｆＩ！とじて表示される過程は第１図で示し
た従来列と同様であるため、説明は省略する。
器１２に画ｆＩ！とじて表示される過程は第１図で示し
た従来列と同様であるため、説明は省略する。
補正値２３は次のような値をとる。即ち、表示アドレス
８がスクロール部データ（第４図のスクロール部２２）
に対応するアドレスを指定している時は零をとり、また
、表示アドレス８がスクロール部データ（第４図の非ス
クロール部データ２１）に対応するアドレスを越えた時
は、スクロール部総容量２４−（スクロール部容［２５
＋表示先頭アドレス２０）の値をとる。
８がスクロール部データ（第４図のスクロール部２２）
に対応するアドレスを指定している時は零をとり、また
、表示アドレス８がスクロール部データ（第４図の非ス
クロール部データ２１）に対応するアドレスを越えた時
は、スクロール部総容量２４−（スクロール部容［２５
＋表示先頭アドレス２０）の値をとる。
従って、リフレッシュメモリ２に印加されるアドレスは
、スクロール部表示中は、表示アドレス発生回路７の出
力そのものであるが、スクロール部表示終了後は表示ア
ドレス発生回路７の出力に、紡速の後者の補正値がＯｎ
算され、リフレッシュメモリ２の最後尾に位置する非ス
クロール部データ格納アドレスとなる。
、スクロール部表示中は、表示アドレス発生回路７の出
力そのものであるが、スクロール部表示終了後は表示ア
ドレス発生回路７の出力に、紡速の後者の補正値がＯｎ
算され、リフレッシュメモリ２の最後尾に位置する非ス
クロール部データ格納アドレスとなる。
上記２つの補正値の算出は、補正値演算回路２８にて実
行される。補正値演算回路２８は補正信号３１と呼ばれ
る制御人力を有する減算回路であり、減数は変数である
表示先頭アドレス２０と、被減数はスクロール部総容量
２４からスクロール部容量２５を減じた定数である。補
正信号：３１が零の時は減数の如何に関らず補正＃Ｌ演
算回路２８の出力は零となり、補正信号３１が１のへは
、減算結果を出力する。また、補正信号３１はスクロー
ル部表示中は零で、スクロール部表示終了後はｌとなる
ように制御される。
行される。補正値演算回路２８は補正信号３１と呼ばれ
る制御人力を有する減算回路であり、減数は変数である
表示先頭アドレス２０と、被減数はスクロール部総容量
２４からスクロール部容量２５を減じた定数である。補
正信号：３１が零の時は減数の如何に関らず補正＃Ｌ演
算回路２８の出力は零となり、補正信号３１が１のへは
、減算結果を出力する。また、補正信号３１はスクロー
ル部表示中は零で、スクロール部表示終了後はｌとなる
ように制御される。
この制御を行うのが、ラインカウンタ３２及び補正フリ
ップフロップ３０である。ラインカウンタ３２は水平同
期信号１５の数、即ち、ラスター数をカウントし、スク
ロール部容量２５に対応したラスター数をカウント終了
すると、キャリー出力３３を出力し、補正ツリツブフロ
ップ３０をセットし、補正信号を１とする。１画面の表
示が全て終了し、垂直同期信号１４が供給されると、ラ
インカウンタ３２及び補正フリップフロップ３０はリセ
ットされる。
ップフロップ３０である。ラインカウンタ３２は水平同
期信号１５の数、即ち、ラスター数をカウントし、スク
ロール部容量２５に対応したラスター数をカウント終了
すると、キャリー出力３３を出力し、補正ツリツブフロ
ップ３０をセットし、補正信号を１とする。１画面の表
示が全て終了し、垂直同期信号１４が供給されると、ラ
インカウンタ３２及び補正フリップフロップ３０はリセ
ットされる。
本実施的によれば、補正フリップ７０ツブ３゜及びライ
ンカウンタ３２で制御される補正値演算回路２８からの
補正値２３を、表示先頭アドレスレジスタ２６により設
定された表示先頭アドレス２０を基点として表示アドレ
ス発生回路７が発生する表示アドレス８に加算器２７に
て加え、表示アドレス８を補正済表示アドレス２９とし
てＡ −ＢＵＳ切替回路５を経由してリフレッシュメモ
リ２に印Ｑａすることにより、表示先頭アドレス２０を
変更するだけで部分スクロールを可能とする効果があり
、また、画面の・応答性を従来のリフレッシュメモリの
データを書替える方法に比べ、１００〜１２０倍（４０
００文字／画面の場合〕向上させる効果がある。
ンカウンタ３２で制御される補正値演算回路２８からの
補正値２３を、表示先頭アドレスレジスタ２６により設
定された表示先頭アドレス２０を基点として表示アドレ
ス発生回路７が発生する表示アドレス８に加算器２７に
て加え、表示アドレス８を補正済表示アドレス２９とし
てＡ −ＢＵＳ切替回路５を経由してリフレッシュメモ
リ２に印Ｑａすることにより、表示先頭アドレス２０を
変更するだけで部分スクロールを可能とする効果があり
、また、画面の・応答性を従来のリフレッシュメモリの
データを書替える方法に比べ、１００〜１２０倍（４０
００文字／画面の場合〕向上させる効果がある。
以上記述した如く本発明のＣＲＴ表示湊置装よれば、画
面応答性に優れ、且つ、部分スクロールすることが可能
にできる。
面応答性に優れ、且つ、部分スクロールすることが可能
にできる。
第１図は従来のラスクスキャン形ＣＲ，Ｔ表示装置の１
例を示した構成図、第２図は部分スクロール画面の構成
図、第３図（Ａ）及び第３図（Ｂ）は表示先頭アドレス
変更によるスクロール方式の説明図、第４図は本発明の
部分スクロール方式の原理を示す説明図、第５図は本発
明のＣＲＴ表示装置の一実施例を示す構成図である。 １・・・ＣＰＵ、２・・・リフレッシュメモリ、７・・
・表示アドレス発生回路、１０・・・ビデオインターフ
ェイス、１２・・・ＣＦＬＴ表示器、１３・・・同期信
号発生回路、２６・・・表示先頭アドレスレジスタ、２
７・・・和算器、２８・・・補正値演算回路、３０・・
・補正フリッ茅ｌ目 ／Ｊ ／’ｆ ／６； ＄２目 芽３ 口 （Ａ） ０ （８） ０ 茅４図 茅５目
例を示した構成図、第２図は部分スクロール画面の構成
図、第３図（Ａ）及び第３図（Ｂ）は表示先頭アドレス
変更によるスクロール方式の説明図、第４図は本発明の
部分スクロール方式の原理を示す説明図、第５図は本発
明のＣＲＴ表示装置の一実施例を示す構成図である。 １・・・ＣＰＵ、２・・・リフレッシュメモリ、７・・
・表示アドレス発生回路、１０・・・ビデオインターフ
ェイス、１２・・・ＣＦＬＴ表示器、１３・・・同期信
号発生回路、２６・・・表示先頭アドレスレジスタ、２
７・・・和算器、２８・・・補正値演算回路、３０・・
・補正フリッ茅ｌ目 ／Ｊ ／’ｆ ／６； ＄２目 芽３ 口 （Ａ） ０ （８） ０ 茅４図 茅５目
Claims (1)
- Ｌ 中央処理装置と、該中央処理装置から与えられる表
示データを格納するりフレッシュメモリと、表示データ
が格納されている前配り７レツシエメモリのアドレスを
順次発生させる表示アドレス発生回路と、前記リフレッ
シュメモリより礒出され九データをビデオ信号に変換す
るビデオインターフェイスと、入力され九ビデオ信号を
ｉＩ濠として写し出すＣＲＴ表示−と、該ＣＲＴ表示器
に同期信号を与える同期信号発生回路とから成るＣＲＴ
表示装置において、前記リフレッシュメモリの表示先頭
アドレスを中央５６３ｍ装置がセットすることにより表
示先頭アドレスを決定し、この表示先頭アドレスを表示
アドレス発生回路に出力する表示先頭アドレスレジスタ
と、表示先頭アドレスレジスタからの表示先頭アドレス
を取込み、部分スフ１−ルを可能とする補正値を出力す
る輪圧値演算回路と、この補正値と表示アドレス発生回
路から出力される表示アドレスとを加算して補正済表示
アドレスとし、これを前記リフレッシュメモリに出力す
る加算器と、スクロール部表示中か表示終了かを区別し
、前記補正値演算回路を制御する補正信号を出力する制
御回路とを設けたことを特徴とするＣＲＴ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57028813A JPS58146930A (ja) | 1982-02-26 | 1982-02-26 | Ｃｒｔ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57028813A JPS58146930A (ja) | 1982-02-26 | 1982-02-26 | Ｃｒｔ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58146930A true JPS58146930A (ja) | 1983-09-01 |
Family
ID=12258843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57028813A Pending JPS58146930A (ja) | 1982-02-26 | 1982-02-26 | Ｃｒｔ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146930A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0274439A2 (en) * | 1987-01-07 | 1988-07-13 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
-
1982
- 1982-02-26 JP JP57028813A patent/JPS58146930A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0274439A2 (en) * | 1987-01-07 | 1988-07-13 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
| EP0274439A3 (en) * | 1987-01-07 | 1989-07-19 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
| US4903013A (en) * | 1987-01-07 | 1990-02-20 | Brother Kogyo Kabushiki Kaisha | Display system for plural display areas on one screen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04177390A (ja) | 表示制御装置 | |
| JPS58146930A (ja) | Ｃｒｔ表示装置 | |
| JPS63169687A (ja) | 表示装置 | |
| JPH08146941A (ja) | 画像表示装置 | |
| JPS58125141A (ja) | 表示処理装置 | |
| JPH09160746A (ja) | 画像表示装置および画像表示方法 | |
| JP2985324B2 (ja) | 作表支援装置 | |
| JPS63250721A (ja) | 画像編集表示装置 | |
| JP3324580B2 (ja) | 画像処理装置 | |
| JPH0234368A (ja) | 画像記録装置 | |
| TW200910256A (en) | Scrolling image method and method and system for graphics processing | |
| JPH0210474A (ja) | 画像処理装置 | |
| JPS5837686A (ja) | Ｃｒｔ表示装置 | |
| JPS59161729A (ja) | デイスプレイ装置 | |
| JPS62131361A (ja) | グラフ表示機能付小型電子機器 | |
| JPH04338865A (ja) | アウトラインイメージ表示機能付き文字処理装置 | |
| JPS6041091A (ja) | 表示修飾制御方式 | |
| JPH0214317A (ja) | 情報処理表示装置 | |
| JPS59191093A (ja) | 陰極線管デイスプレイ装置 | |
| JPS60209786A (ja) | カラ−デイスプレイ装置 | |
| JPH0695652A (ja) | 画像表示装置 | |
| JPH0347516B2 (ja) | ||
| JPS5994163A (ja) | 画像表示装置 | |
| JPS59121384A (ja) | デイスプレイ装置 | |
| JPS59211130A (ja) | 図形表示装置 |