JPS58145173A - ジヨセフソン接合デバイス - Google Patents
ジヨセフソン接合デバイスInfo
- Publication number
- JPS58145173A JPS58145173A JP57027619A JP2761982A JPS58145173A JP S58145173 A JPS58145173 A JP S58145173A JP 57027619 A JP57027619 A JP 57027619A JP 2761982 A JP2761982 A JP 2761982A JP S58145173 A JPS58145173 A JP S58145173A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- josephson junction
- insulating layer
- superconductor
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、論理回路や記憶装置を構成するスイッチング
素子、微小磁界測定子、電圧標準器などに用いられるジ
ョセフリン接合デバイスに関するものである。
素子、微小磁界測定子、電圧標準器などに用いられるジ
ョセフリン接合デバイスに関するものである。
従来開発されて来たジョセフリン接合デバイス ′は、
鉛合金、ニオブ、ニオブ化合物などの種々の超伝導体が
絶縁体であるＳｉＯを介して順次積層され、リフトオフ
技術等によりパターニングさバて製造されており、磁気
バブル等で用いられているパターンの段差解消の技術は
未だ取り入れられていない。従って、超伝導体間の絶縁
と・ξターンの段差部分での超伝導体線の段切れ防止と
は、積層していく膜の厚さを順次厚くすることによって
行なわれていた。この様なジョセフソン接合装置の構造
の一例は、グライナー（Ｊ、Ｈ，Ｇｒｅｉｎｅｒ ）等
によりアイ・ビー・エム・ジャーナル・オプ・リサーチ
・アンド・ディベロプメント（ＩＢＭＪｏｕｒｎａｌｏ
ｆ ｒｅｓｅａｒｃｈ ａｎｄ ｄｅｖｅｌｏｐｍｅｎ
ｔ ）の第２４巻第２号の第１９７頁に記載されている
。以上の様に従来のジョセフソン接合デバイスでは、上
部に積層される膜程膜厚が厚くなり、超伝導体線である
制御線を絶縁する制御線絶縁層の膜厚は０．６μｍ、制
御線の膜厚は０．８μｍにもなっている。
鉛合金、ニオブ、ニオブ化合物などの種々の超伝導体が
絶縁体であるＳｉＯを介して順次積層され、リフトオフ
技術等によりパターニングさバて製造されており、磁気
バブル等で用いられているパターンの段差解消の技術は
未だ取り入れられていない。従って、超伝導体間の絶縁
と・ξターンの段差部分での超伝導体線の段切れ防止と
は、積層していく膜の厚さを順次厚くすることによって
行なわれていた。この様なジョセフソン接合装置の構造
の一例は、グライナー（Ｊ、Ｈ，Ｇｒｅｉｎｅｒ ）等
によりアイ・ビー・エム・ジャーナル・オプ・リサーチ
・アンド・ディベロプメント（ＩＢＭＪｏｕｒｎａｌｏ
ｆ ｒｅｓｅａｒｃｈ ａｎｄ ｄｅｖｅｌｏｐｍｅｎ
ｔ ）の第２４巻第２号の第１９７頁に記載されている
。以上の様に従来のジョセフソン接合デバイスでは、上
部に積層される膜程膜厚が厚くなり、超伝導体線である
制御線を絶縁する制御線絶縁層の膜厚は０．６μｍ、制
御線の膜厚は０．８μｍにもなっている。
一方ジョセフノン接合デバイスを多数個配置した論理装
置や記憶装置を高速で動作させる場合、超伝導体線の配
線部分での信号の伝送遅れが問題となり、装置の動作速
度の大部分が信号の伝送遅れで制約される。信号の伝送
遅れは、超伝導体線のインダクタンスに比例して増大す
るので、伝送遅れを小さくするためには超伝導体線のイ
ンダクタンスを小さくする必要がある。アース面上の超
伝導体線のインダクタンスは、了−ス面からの高さ即ち
絶縁層の厚さに比例して増大する。従ってｍｌ述した制
御線の場合には、制御線下の全絶縁層の厚さと超伝導体
の磁界侵入距離に依存する等測的な了−ス面からの高さ
に比例してインダクタンスが増大する。よって、装置の
高速動作を行うためには、絶縁層の厚さを薄くする必要
がある。しかし、従来のジョセフソン接合デバイスでは
、前に説明したように、パターンの段差部での絶縁不良
が生じるため、絶縁層の厚さを下部の電極体の厚さ以下
にすることができず、従って超伝導体線のインダクタン
スが増し信号の伝送遅れが増大した。よって論理装置や
記憶装置の高速化をはかることが難しかった。
置や記憶装置を高速で動作させる場合、超伝導体線の配
線部分での信号の伝送遅れが問題となり、装置の動作速
度の大部分が信号の伝送遅れで制約される。信号の伝送
遅れは、超伝導体線のインダクタンスに比例して増大す
るので、伝送遅れを小さくするためには超伝導体線のイ
ンダクタンスを小さくする必要がある。アース面上の超
伝導体線のインダクタンスは、了−ス面からの高さ即ち
絶縁層の厚さに比例して増大する。従ってｍｌ述した制
御線の場合には、制御線下の全絶縁層の厚さと超伝導体
の磁界侵入距離に依存する等測的な了−ス面からの高さ
に比例してインダクタンスが増大する。よって、装置の
高速動作を行うためには、絶縁層の厚さを薄くする必要
がある。しかし、従来のジョセフソン接合デバイスでは
、前に説明したように、パターンの段差部での絶縁不良
が生じるため、絶縁層の厚さを下部の電極体の厚さ以下
にすることができず、従って超伝導体線のインダクタン
スが増し信号の伝送遅れが増大した。よって論理装置や
記憶装置の高速化をはかることが難しかった。
さらにジョセフソン接合デバイスの回路寸法を小さくし
て、論理装置や記憶装置の高密度化を行なう場合、絶縁
層と超伝導体の厚さは、磁界侵入距離の数倍以上必要取
る必要があり、グライナー等が示した値以下にはあまり
小さくできない。従って、超伝導体線の線幅が数ミクロ
ンオーダになるとチャン（Ｗ、 Ｈ，Ｃｈａｎｇ ）に
よってジャーナル・オブ・アプライド・フィジックス（
Ｊ（Ｈｒａｎｌ ｏｆＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
）の第５０巻第１２号の第８１２９頁から第８１３４
頁に示されているように、ノ々ターンのエツジ効果のた
め超伝導体線のインダクタンスが一層大きくなるため、
ジョセフソン接合デバイスのセルサイズを小さくしても
回路の動作速度があまり改善されなかった。 ラ 本発明の目的は、超伝導体線のインダクタンスを下げる
ことにより、論理装置や記憶装置の高速化を可能とする
ジョセフソン接合デバイスを提供することにある。
て、論理装置や記憶装置の高密度化を行なう場合、絶縁
層と超伝導体の厚さは、磁界侵入距離の数倍以上必要取
る必要があり、グライナー等が示した値以下にはあまり
小さくできない。従って、超伝導体線の線幅が数ミクロ
ンオーダになるとチャン（Ｗ、 Ｈ，Ｃｈａｎｇ ）に
よってジャーナル・オブ・アプライド・フィジックス（
Ｊ（Ｈｒａｎｌ ｏｆＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ
）の第５０巻第１２号の第８１２９頁から第８１３４
頁に示されているように、ノ々ターンのエツジ効果のた
め超伝導体線のインダクタンスが一層大きくなるため、
ジョセフソン接合デバイスのセルサイズを小さくしても
回路の動作速度があまり改善されなかった。 ラ 本発明の目的は、超伝導体線のインダクタンスを下げる
ことにより、論理装置や記憶装置の高速化を可能とする
ジョセフソン接合デバイスを提供することにある。
本発明によれば、超伝導体からなる２個の電極、 体の
間にジョセフソン効果を生じさせる接合部を介在づせた
ジョセフノン接合スイッチと、前記ジョセフソン接合ス
イッチ上に絶縁層を介して、少く袋も一本以上の超伝導
体線を配置した構成から成るジョセフソン接合デバイス
において、前記絶縁ノーの厚さが前記２個の電極体の厚
い方の電極体の厚さ以下であって、前記２個の電極体の
前記絶縁層中の段切れ部に露出した部分が前記電極体の
酸化処理によって得られる酸化膜を構成し、前記超伝導
体線を前記２個の電極体から絶縁せしめていることを特
徴とするジョセフソン接合デバイスが得られる。
間にジョセフソン効果を生じさせる接合部を介在づせた
ジョセフノン接合スイッチと、前記ジョセフソン接合ス
イッチ上に絶縁層を介して、少く袋も一本以上の超伝導
体線を配置した構成から成るジョセフソン接合デバイス
において、前記絶縁ノーの厚さが前記２個の電極体の厚
い方の電極体の厚さ以下であって、前記２個の電極体の
前記絶縁層中の段切れ部に露出した部分が前記電極体の
酸化処理によって得られる酸化膜を構成し、前記超伝導
体線を前記２個の電極体から絶縁せしめていることを特
徴とするジョセフソン接合デバイスが得られる。
以下図面により本発明のさらに詳細な説明を行なう。
第１図は、従来のジョセフソン接合デバイスの構造の一
例を示す断面図である。表面を酸化処理したシリコンの
基板１１上に、アース面１２をニオブなどの超伝導体で
形成し、アース面即ちニオブの陽極酸化とシリコンの酸
化物などでアース絶縁層１３を形成する。その上に鉛合
金などの超伝導体でベース電極１４とカウンタ電極１５
とを両電極を絶縁するシリコンの酸化物などから成る電
極絶縁層１６を介して形成する。この時、電極絶縁層１
６に開口部を設け、ベース電極１４とカウンタ電極１５
との間でジョセフソン効果を生じさせる接合バリア層１
７を、プラズマ酸化技術等によりカウンタ電極１５を形
成する前に形成して置く。その上にシリコンの酸化物な
どから成る制御線絶縁層１８を形成し、続いて超伝導体
からなる制御線１９．２０を形成する。さらに必要によ
りパシベーション膜などが重ねて形成される。以上で説
明した基板１１上に順次形成される膜の厚さは、前述し
たグライナー等の論文によれば、上側に形成される膜は
ど順次厚さを厚くして、第１図に示すように、パターン
の段差部での超伝導体バターンの段切れ防止と電極間の
絶縁とを行々っている。
例を示す断面図である。表面を酸化処理したシリコンの
基板１１上に、アース面１２をニオブなどの超伝導体で
形成し、アース面即ちニオブの陽極酸化とシリコンの酸
化物などでアース絶縁層１３を形成する。その上に鉛合
金などの超伝導体でベース電極１４とカウンタ電極１５
とを両電極を絶縁するシリコンの酸化物などから成る電
極絶縁層１６を介して形成する。この時、電極絶縁層１
６に開口部を設け、ベース電極１４とカウンタ電極１５
との間でジョセフソン効果を生じさせる接合バリア層１
７を、プラズマ酸化技術等によりカウンタ電極１５を形
成する前に形成して置く。その上にシリコンの酸化物な
どから成る制御線絶縁層１８を形成し、続いて超伝導体
からなる制御線１９．２０を形成する。さらに必要によ
りパシベーション膜などが重ねて形成される。以上で説
明した基板１１上に順次形成される膜の厚さは、前述し
たグライナー等の論文によれば、上側に形成される膜は
ど順次厚さを厚くして、第１図に示すように、パターン
の段差部での超伝導体バターンの段切れ防止と電極間の
絶縁とを行々っている。
第２図は、本発明の第１の実施例を示したもので、ジョ
セフソン接合デバイスの構造の断面図が示しである。図
の実施例は、第１図の従来例と同−機能部の断面図を示
し、従来例と同じ部分は同一番号で示しである。カウン
タ電極１５の形成壕では、従来例と同様にして作られる
。カウンタ電極１５を形成した後、ベース電極１４の厚
さとカウンタ電極１５の厚さとの厚い方より薄くした制
御線絶縁層２１を形成する。本実施例においては、カウ
ンタ電極１５の厚さがベース電極１４の厚さより厚い場
合を示し、よって制御線絶縁層２１の厚さはカウンタ電
極１５の厚さより薄くなっている。従って各パターンの
エツジ部に段切れが生じ、制御線絶縁層２１で覆いきれ
ないカウンタ電極１５の一部が露出している。続いて、
制御線絶縁層２１中の段切れ部に露出したカウンタ電極
１５の表面を、前記したプラズマ酸化技術等によって酸
化し、デバイスの電気的特性に影響を及ぼさない程度の
十分な厚さの電極体酸化絶縁膜２２〜２４を形成する。
セフソン接合デバイスの構造の断面図が示しである。図
の実施例は、第１図の従来例と同−機能部の断面図を示
し、従来例と同じ部分は同一番号で示しである。カウン
タ電極１５の形成壕では、従来例と同様にして作られる
。カウンタ電極１５を形成した後、ベース電極１４の厚
さとカウンタ電極１５の厚さとの厚い方より薄くした制
御線絶縁層２１を形成する。本実施例においては、カウ
ンタ電極１５の厚さがベース電極１４の厚さより厚い場
合を示し、よって制御線絶縁層２１の厚さはカウンタ電
極１５の厚さより薄くなっている。従って各パターンの
エツジ部に段切れが生じ、制御線絶縁層２１で覆いきれ
ないカウンタ電極１５の一部が露出している。続いて、
制御線絶縁層２１中の段切れ部に露出したカウンタ電極
１５の表面を、前記したプラズマ酸化技術等によって酸
化し、デバイスの電気的特性に影響を及ぼさない程度の
十分な厚さの電極体酸化絶縁膜２２〜２４を形成する。
その上に、従来と同様にして制御線２５゜２６を形成し
てジョセフソン接合デバイスを形成する。制御線２５．
２６の膜厚は、制御線絶縁層の膜厚が従来例より薄いの
でパターンのエツジ部での段差が小さくなるため、従来
例より薄くすることができる。
てジョセフソン接合デバイスを形成する。制御線２５．
２６の膜厚は、制御線絶縁層の膜厚が従来例より薄いの
でパターンのエツジ部での段差が小さくなるため、従来
例より薄くすることができる。
以上の説明で明らかな様に、本発明の第１の実施例にお
いて、制御線２５．２６とカウンタ電極１５とは、制御
線絶縁層２１と電極体酸化絶縁膜２２〜２４とにより絶
縁されるので、ジョセフソン接合デバイスの電気的特性
が両電極間のリーク電流やジョセフソン効果電流によっ
て影響を受けることはない。
いて、制御線２５．２６とカウンタ電極１５とは、制御
線絶縁層２１と電極体酸化絶縁膜２２〜２４とにより絶
縁されるので、ジョセフソン接合デバイスの電気的特性
が両電極間のリーク電流やジョセフソン効果電流によっ
て影響を受けることはない。
第３図は、本発明の第２の実施例としてジョセフソン接
合デバイスの電極部分の段切れ部に超伝導体線を配置し
た断面図を示したものである。第１の実施例と同様にし
て超伝導体線絶縁層３１中の段切れ部に露出したベース
電極とカウンタ電極の表面をプラズマ酸化技術等によっ
て酸化し、デバイスの電気的特性に影響を及はさない程
度の十分な厚さの電極体酸化絶縁膜３２．３３を形成し
、その上に第１の実施例と同様にして超伝導体線３４を
形成し、本発明のジョセフソン接合デバイスの超伝導体
線の配線を行なう。第１の実施例と同様、超伝導体線３
４とベース電極１４及びカウンタ′電極１５とは、超伝
導体線絶縁層３１と電極体酸化絶縁膜３２．３３とによ
り絶縁されるので、：、；ヨセフソン接合デバイスの電
気的特性が線と電極間のリーク電流やジョセフソン効果
電流によって影響を受けることはない。
合デバイスの電極部分の段切れ部に超伝導体線を配置し
た断面図を示したものである。第１の実施例と同様にし
て超伝導体線絶縁層３１中の段切れ部に露出したベース
電極とカウンタ電極の表面をプラズマ酸化技術等によっ
て酸化し、デバイスの電気的特性に影響を及はさない程
度の十分な厚さの電極体酸化絶縁膜３２．３３を形成し
、その上に第１の実施例と同様にして超伝導体線３４を
形成し、本発明のジョセフソン接合デバイスの超伝導体
線の配線を行なう。第１の実施例と同様、超伝導体線３
４とベース電極１４及びカウンタ′電極１５とは、超伝
導体線絶縁層３１と電極体酸化絶縁膜３２．３３とによ
り絶縁されるので、：、；ヨセフソン接合デバイスの電
気的特性が線と電極間のリーク電流やジョセフソン効果
電流によって影響を受けることはない。
さらｒ（本発明の他の効果として、絶縁＃２１゜３１に
生じたピンホールによる絶縁層の段切れで生じた超伝導
体線と電極間の短絡を防ぐことができる。即ち、ピンホ
ール下の電極体の表面に、前述した電極体酸化絶縁膜を
形成する時同時に酸化されて電極体酸化膜が形成され、
超伝導体線とベース電極もしくはカウンタ電極の絶縁が
行なわれる。従って、本発明によるジョセフソン接合デ
バイスにおいては、超伝導体線を２つの電極から絶縁す
る絶縁層はピンホールフリーである必要がないので、線
間のインダクタンスと容量による信号のもれ即ちクロス
トークがデバイスの動作に影響しない範囲で絶縁層の厚
さを薄くでき、超伝導体線のインダクタンスを可能な限
シ下げることができる。
生じたピンホールによる絶縁層の段切れで生じた超伝導
体線と電極間の短絡を防ぐことができる。即ち、ピンホ
ール下の電極体の表面に、前述した電極体酸化絶縁膜を
形成する時同時に酸化されて電極体酸化膜が形成され、
超伝導体線とベース電極もしくはカウンタ電極の絶縁が
行なわれる。従って、本発明によるジョセフソン接合デ
バイスにおいては、超伝導体線を２つの電極から絶縁す
る絶縁層はピンホールフリーである必要がないので、線
間のインダクタンスと容量による信号のもれ即ちクロス
トークがデバイスの動作に影響しない範囲で絶縁層の厚
さを薄くでき、超伝導体線のインダクタンスを可能な限
シ下げることができる。
本発明の第３の実施例として、第１及び第２の実施例で
説明した電極体酸化絶縁膜の厚さを、超伝導体線と電極
間でジョセフソン効果が生ずる程度に薄くした電極体酸
化膜を形成したジョセフソン接合デバイスが考えられる
。この場合には、電極体酸化膜の面積が問題となる。通
常、ベース電極とカウンタ電極の厚さは０．４μｍ程厩
程度るので、電極の段切れ部での電極体酸化膜の面積は
接合部の面積に比して十分小さい。従って、ジョセフソ
ン接合スイッチで制御される信号量に比して、電極体酸
化膜でのジョセフソン効果による電流が十分小さくなり
、ジョセフンン接合デ／・イスの電気的特性にほとんど
影響しない。電極体酸化膜は該電極体酸化膜でのジョセ
フソン効果による電流が、ノヨセフノン接合デバイスの
電気的な特性に影響しない程度の電流値以下となる様に
形成すれば良い。
説明した電極体酸化絶縁膜の厚さを、超伝導体線と電極
間でジョセフソン効果が生ずる程度に薄くした電極体酸
化膜を形成したジョセフソン接合デバイスが考えられる
。この場合には、電極体酸化膜の面積が問題となる。通
常、ベース電極とカウンタ電極の厚さは０．４μｍ程厩
程度るので、電極の段切れ部での電極体酸化膜の面積は
接合部の面積に比して十分小さい。従って、ジョセフソ
ン接合スイッチで制御される信号量に比して、電極体酸
化膜でのジョセフソン効果による電流が十分小さくなり
、ジョセフンン接合デ／・イスの電気的特性にほとんど
影響しない。電極体酸化膜は該電極体酸化膜でのジョセ
フソン効果による電流が、ノヨセフノン接合デバイスの
電気的な特性に影響しない程度の電流値以下となる様に
形成すれば良い。
以上述べたように本発明によればベース電極及びカウン
タ電極上に制御線等の超伝導体線配線を行う場合に、超
伝導体線とベース電極及びカウンタ電極及び各電極の配
線との間を絶縁する絶縁層の厚さを薄くして超伝導体線
のインダクタンスを下げることを目的とし、絶縁層の厚
さを薄くしたことによるパターンエツジ部等の段切れ部
で生じる電極間の短絡を電極体を酸化して形成した電極
体酸化絶縁膜又は電極体酸化膜で防ぐことを特徴とした
ジョセフソン接合デバイスが得られ、該本発明によるジ
ョセフソン接合デバイスを用いると高集積論理装置、高
集積記憶装置の動作を容易に旨速化することが可能にな
る。また本発明は前述した実施例以外の弱結合を利用し
たジョセフソン接合デバイス等の棟々のジョセフソン接
合デバイスに適用することができる。
タ電極上に制御線等の超伝導体線配線を行う場合に、超
伝導体線とベース電極及びカウンタ電極及び各電極の配
線との間を絶縁する絶縁層の厚さを薄くして超伝導体線
のインダクタンスを下げることを目的とし、絶縁層の厚
さを薄くしたことによるパターンエツジ部等の段切れ部
で生じる電極間の短絡を電極体を酸化して形成した電極
体酸化絶縁膜又は電極体酸化膜で防ぐことを特徴とした
ジョセフソン接合デバイスが得られ、該本発明によるジ
ョセフソン接合デバイスを用いると高集積論理装置、高
集積記憶装置の動作を容易に旨速化することが可能にな
る。また本発明は前述した実施例以外の弱結合を利用し
たジョセフソン接合デバイス等の棟々のジョセフソン接
合デバイスに適用することができる。
第１図は従来のジョセフソン接合デバイスの構造の一例
を示す断面図、第２図は本発明のジョセフソン接合デバ
イスの第１の実施例の構造を示す断面図、第３図は本発
明のジョセフソン接合デバイスの第２の実施例の構造を
示す断面図である。 １１ 基板、１２ ・アース面、１３ アース絶縁層、
１４ ベース電極、１５ カウンタ電極、１６ 電極絶
縁層、１７ 接合／クリア層、１８゜２１・・制御線絶
縁層、１９．２０，２５．２６制御線、２２．２３．２
４．３２．３３・・宙、離体酸化絶縁膜、３１・超伝導
体線絶縁層、３４・・超伝導体線。 １い臥°［１１寸自重ｊ１て 晋 垢 ／ 図 Ｏ
を示す断面図、第２図は本発明のジョセフソン接合デバ
イスの第１の実施例の構造を示す断面図、第３図は本発
明のジョセフソン接合デバイスの第２の実施例の構造を
示す断面図である。 １１ 基板、１２ ・アース面、１３ アース絶縁層、
１４ ベース電極、１５ カウンタ電極、１６ 電極絶
縁層、１７ 接合／クリア層、１８゜２１・・制御線絶
縁層、１９．２０，２５．２６制御線、２２．２３．２
４．３２．３３・・宙、離体酸化絶縁膜、３１・超伝導
体線絶縁層、３４・・超伝導体線。 １い臥°［１１寸自重ｊ１て 晋 垢 ／ 図 Ｏ
Claims (1)
- 超伝導体からなる２個の電極体の間にジョセフソン効果
を生じさせる接合部を介在させたジョセフソン接合スイ
ッチと、前記ジョセフソン接合スイッチ上に絶縁層を介
して少くとも一本以上の超伝導体線を配置１〜た構成か
ら成るジョセフソン接合デバイスにおいて、前記絶縁層
の厚さが前記２個の電極体の厚い方の電極体の厚さ以下
であって、かつ前記２個の電極体の前記絶縁層中の段切
れ部に露出した部分が前記電極体の酸化処理によって得
られる酸化膜を構成し前記超伝導体線を前記２個の電極
体から絶縁せしめていることを特徴とするジョセフソン
接合デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027619A JPS58145173A (ja) | 1982-02-23 | 1982-02-23 | ジヨセフソン接合デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027619A JPS58145173A (ja) | 1982-02-23 | 1982-02-23 | ジヨセフソン接合デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58145173A true JPS58145173A (ja) | 1983-08-29 |
| JPH0454396B2 JPH0454396B2 (ja) | 1992-08-31 |
Family
ID=12225956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027619A Granted JPS58145173A (ja) | 1982-02-23 | 1982-02-23 | ジヨセフソン接合デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145173A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282090A (en) * | 1975-12-27 | 1977-07-08 | Fujitsu Ltd | Apparatus and manufacture for superconductor |
-
1982
- 1982-02-23 JP JP57027619A patent/JPS58145173A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282090A (en) * | 1975-12-27 | 1977-07-08 | Fujitsu Ltd | Apparatus and manufacture for superconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454396B2 (ja) | 1992-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60192359A (ja) | 半導体メモリ装置 | |
| JPS61263251A (ja) | 半導体装置 | |
| JPH031538A (ja) | 半導体装置 | |
| JPS58145173A (ja) | ジヨセフソン接合デバイス | |
| JPS59104156A (ja) | 多層キヤパシタ | |
| JPH0430465A (ja) | 半導体装置 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JP3909086B2 (ja) | 電子装置 | |
| JPH02126665A (ja) | 半導体装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| JPS63221649A (ja) | 半導体装置の配線構造 | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JPH04286150A (ja) | 半導体集積回路装置 | |
| KR100426444B1 (ko) | 반도체소자의커플링노이즈감소방법 | |
| KR920005391B1 (ko) | 전도물질 스페이서를 이용한 반도체 소자의 접속장치 제조방법 | |
| JPH05198691A (ja) | 半導体集積回路における多層配線構造 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JP3256977B2 (ja) | 半導体装置 | |
| JPH08316428A (ja) | 半導体装置 | |
| JPH0548635B2 (ja) | ||
| JPS61248540A (ja) | 入力保護装置 | |
| JPH10112559A (ja) | ジョセフソン接合素子 | |
| JPH0556874B2 (ja) | ||
| JPH02177451A (ja) | 半導体集積回路装置 |