JPS581448B2

JPS581448B2 - キヨウツウバスホウシキジヨウホウシヨリシステム

Info

Publication number: JPS581448B2
Application number: JP49083628A
Authority: JP
Inventors: 竹添文彦
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1974-07-19
Filing date: 1974-07-19
Publication date: 1983-01-11
Also published as: JPS5111537A

Description

【発明の詳細な説明】本発明は、計算機等よりなるデータ処理装置、記憶装置
、周辺装置等の複数の情報処理機器を共通の信号伝送バ
スに接続し、このデータバスを介して各機器のデータ転
送を行なうようにしてなる、いわゆる共通バス方式の情
報処理システムに関するものである。

このような、情報処理システムにおいては、信号伝送バ
スを介して各情報機器間で行なわれるデータ転送の制御
を行なうために、データパスにバス制御装置が接続され
る。

そして、情報処理システムの中枢となるデータ処理装置
を複数台データバスに接続し、運転中の何れかのデータ
処理装置に故障が発生すると、このデータ処理装置をシ
ステムから切り離して残りの正常なデータ処理装置に運
転を切換えるようにすることにより、データ処理装置の
故障にともなうシステムダウンを防止し、システム全体
の信頼性の向上をはかることが、最近行なわれつつある
。

しかして、このように、システム全体の信頼性向上のた
めに、データ処理装置を複数台設置する場合でも、デー
タバスには１台のバス制御装置しか接続されていないの
で、バス制御装置が故障すると、システム全体が動作不
能となりシステムダウンすることになる。

これまでは、データ処理装置に比較してバス制御装置は
構成が簡単で、かつ集積回路素子等の電子部品の使用個
数が極度に少いため、データ処理装置より信頼性が格段
に高く、システム全体の信頼性を考える上ではバス制御
装置の信頼性を考慮する必然性がなかったのである。

しかしながら、近年は、集積回路の集積密度が高められ
、データ処理装置の集積回路素子が大規模化されるよう
になり、これにともなって、データ処理装置の電子部品
の使用個数が減少し、さらに、データ処理装置が１個の
集積回路素子、いわゆるワン・チップ・シピュ（ｏｎｅ
ｃｈｉｐＣＰＵ）により構成されるようになった
現在においては、データ処理装置の信頼性が著しく向上
し、システム全体の信頼性を高めるためには、バス制御
装置の信頼性も問題となり、これを高めることが必要と
なってきている。

このような要求は、データ処理装置とバス制御装置の相
対的な問題であると同時にデータ処理装置のワン・チッ
プ・シピュ化にともない価格が低下し、データ処理装置
の多重化による完全な高信頼性システムが比較的安い費
用で実現できるようになることによっても強くなる一方
である。

本発明は、このような要求に応えるため、バス制御装置
を多重化し、共通バス方式の情報処理システムの信頼性
を向上させることを目的とするものである。

以下、本発明を図に示す実施例について説明する。

第１図に本発明実施例の概略的な構成を示す。

この第１図において、ＢＳＬは、複数の各種の情報処理
機器Ｄ１〜Ｄｎおよび２台のバス制御装置ＢＳＣ１，Ｂ
ＳＣ２の接続された共通信号伝送バスである。

そして、Ｓｗ１，ＳＷ２は、２台のバス制御装置ＢＳＣ
１，ＢＳ０２を選択的に何れか一方をバスＢＳＬに接続
するための切換接続回路である。

切換接続回路ＳＷ１，ＳＷ２によって、選択的にバスＢ
ＳＬに接続された方のバス制御装置が、バスＢＳＬを介
して行われる各情報処理機器間のデータ転送動作を制御
し、他方のバス制御装置は待機する。

しかして、制御動作実行中のバス制御装置に異常が発生
すると、切換接続回路ｓｗ１，ｓｗ２によって、自動的
または手動的に、この異常となったバス制御装置がバス
ＢＳＬから切離され、代りに待機中の正常なバス制御装
置がバスＢＳＬに接続され、以後この切換接続されたバ
ス制御装置がデータ転送動作の制御を実行するのである
。

このような、本発明装置における動作の詳細を以下に第
２図を参照して説明する。

第２図は、第１図における信号伝送バスＢＳＬ，１つの
情報処理機器Ｄｉ（但し、ｉ＝１〜ｎ）およびバス制
御装置ＢＳＣ１の詳細な構成を示すものである。

第２図から明らかなようにバスＢＳＬは、データ信号線
ＤＳＬ，要求信号線ＱＳＬ，許可信号線ＰＳＬ，応答信
号線ＲＳＬ，使用中信号線ＯＳＬを有する。

そして、情報処理機器Ｄｉは、各種信号をバスＢＳＬ側
へ発信するためのドライバ回路ＤＶ１〜ＤＶ５およびバ
スＢＳＬ側から受信するためのレシーバ回路Ｒ′Ｖ１〜
ＲＶ３、データ処理部ＤＰ，フリツプフロツプ回路ＦＤ
１〜ＦＤ４、アンド回路ＡＤ１〜ＡＤ５、インバータ回
路ＩＶ１，■Ｖ２、信号立上り検出回路ＰＤ，信号立下
り検出回路ＮＤを備える。

また、バス制御装置ＢＳ０１はアンド回路ＡＣ１，ＡＣ
２、フリツプフロツプ回路ＦＣ１，ＦＣ２、信号立上り
検出回路ＰＣ１，ＰＣ２、異常検出回路ＢＤおよび切換
接続制御回路ＳＣを備える。

ここでバス制御装置ＢＳＣ２はバス制御装置ＢＳＣ１と
同一構成をとるので、内部の構成は省略して示す。

まず、基本的なデータ転送制御動作について説明する。

今、バス制御装置ＢＳ０１において、アンド回路ＡＣ２
に接続制御回路ＳＣから“１”信号が与えられ、このＢ
ＳＣ１がバスＢＳＬに接続されているものとする。

ここで、情報処理機器Ｄｉからデータを他の特定の機器
（図示されない）へ転送するため、バス使用要求ＱＰを
発生すると、フリップフロツプＦＤ１がセットされ、ド
ライバ回路ＤＶ１を介して要求信号線ＱＳＬにバス使用
要求信号ＱＳが発信される。

しかして、使用中信号線ＯＳＬには、先にバス使用許可
を得た他の機器が、実際にデータ信号線ＤＳＬを使用し
ていることを示すためにデータ転送の開始時点から終了
時点までバス使用中信号ＯＳを発生しているので、信号
立上り検出回路ＰＣ２がこれを検出し、フリツプフロツ
プ回路ＦＣ２をリセットするため、先にバス使用許可の
与えられている他の機器がすでにデータ転送動作を行な
っているものとすればフリップフロツプ回路ＦＣ２は
すでにリセット状態にある。

したがって、バス使用要求信号ＱＳを受取ったバス制御
装置ＢＳＣ１のアンド回路ＡＣ１は、アンド条件が成立
して“１”信号の出力を発生し、フリップフロツプ回路
ＦＣ１をセットする。

このＦｃ１のセット出力信号は、アンド回路ＡＣ２に加
わることによってこれから許可信号線ＰＳＬにバス使用
許可信号ＰＳが発生される。

同時に、フリップフロップ回路ＦＣ２がセットされ、こ
れ以後のバス使用要求信号の受付を阻止する。

許可信号線ＰＳＬ上の使用許可信号ＰＳは、バス制御装
置ＢＳＣ１に最も接近して接続された機器Ｄｉのレシー
バ回路Ｒｖ１を介してアンド回路ＡＤ１およびＡＤ２に
加わる。

ここでこの機器自身がバス使用要求を出していなければ
、アンド回路ＡＤ，では一致条件が整わないので許可信
号ＰＳがこの機器には取込まれず、アンド回路ＡＤ２か
ら許可信号線ＰＳＬを通して次に接続される機器に送ら
れる。

バス使用要求を出している機器であれば、使用許可信号
ＰＳがアンド回路ＡＤ１を介して自己に取込まれ、これ
がアンド回路ＡＤ２を介して他の機器へ転送されるのを
阻止する。

しかして、アンド回路ＡＤ，より取込まれた許可信号Ｐ
Ｓによってフリツプフロツプ回路ＦＤ２がセットされ、
これのセット出力信号がアンド回路ＡＤ３に加わるとと
もにドライバ回路Ｄｖ３を介してバス使用許可信号に対
する応答信号ＲＳとして応答信号線ＲＳＬに送出される
。

この応答信号ＲＳの立上りがバス制御装置ＢＳＣ，の立
上り検出回路ＰＣ１によって検出され、その出力信号に
よってフリツプフロツプ回路ＦＣ１がリセットされる。

したがって、許可信号ＰＳを発生するアンド回路ＡＣ２
が閉じられ、許可信号ｐｓが遮断される。

また、機器Ｄｉは、他の機器から使用中信号線シＯＳＬ
に発信されたバス使用中信号ＯＳをレシーバ回路Ｒ■２
を介して受信し、この信号を信号立下り検出回路ＮＤに
より監視し、他の機器のバス使用終了を示す使用中信号
ＯＳの立下りを検出する。

したがって、現在バスを使用している機器がバス使用を
終了した時点で、立下り検出回路ＮＤが検出信号を発生
し、フリツプフロツプ回路ＦＤ３をセットする。

これにより、アンド回路ＡＤ３のアンド条件が成立する
ので、アンド回路ＡＤ３がフリップフロツプ回路ＦＤ４
をセットする。

このフリップフロツプ回路ＦＤ４のセット出力信号によ
りデータ転送用のアンドゲート回路ＡＤ４が開かれ、こ
の機器におけるデータ転送が関始され、データ処理部Ｄ
Ｐから転送先のアドレスを付した所定のデータがドライ
バ回路ＤＶ５を介してデータ信号線ＤＳＬに送出される
。

一方、フリップフロップ回路ＦＤ４のセット出力信号は
、ドライバ回路ＤＶ４を介して、バス使用中信号ＯＳと
して、使用中信号線ＯＳＬに発信される。

この使用中信号ＯＳの立上りが、信号立上り信号検出回
路ＰＤにより検出され、フリツプフロツプ回路ＦＤ３は
リセット状態に戻される。

しかして、データ処理部ＤＰは、所定のデータ転送動作
を終了すると、転送終了信号ＥＳを発生する。

この終了信号ＥＳが発生されると、フリップフロツプ回
路ＦＤ４がリセット状態に戻されるので、使用中信号Ｏ
Ｓが遮断されるとともに転送用アンドゲート回路ＡＤ４
が閉じられ、データ転送が停止される。

なお、この機器Ｄｉからデータ転送開始とともに発信さ
れるバス使用中信号ＯＳの立上りが、バス制御装置ＢＳ
Ｃ，の信号立上り検出回路ＰＣ２により検出されるので
、この機器Ｄｉのデータ転送開始時にフリツプフロツプ
回路ＦＣ２がリセットされるため、この時からバス使用
要求許可信号ＯＳを受付るアンド回路ＡＣ１が、受付け
可能状態となる。

さらに、各情報処理機器には図示するようなデータ信号
線ＤＳＬに送出されたデータを受信するためのレシーバ
回路ＲＶ３と、このレシーバ回路ＲＶ３により受信され
たデータに付された、転送先を示すアドレスが自己に与
えられたアドレスと一致するときのみ開かれるデータ読
込用アンドゲートＡＤ５を備えている。

したがって機器Ｄｉからデータ信号線ＤＳＬに転送先ア
ドレスを付して送出されたデータは、所定の他の機器に
読込まれるのである。

バス制御装置ＢＳＣ１およびＢＳＣ２は、上記のような
動作をし、各機器間のデータ転送が、一時に重複して行
なわれないように、データ転送動作を制御する機能を有
するとともに、このような機能の異常を検知し、異常発
生時には、自己をバスＢＳＬから切離して、待機中の他
のバス制御装置をバスＢＳＬに接続し、システム全体の
ダウンを防止する機能を有するので、次にこれについて
説明する。

バス制御装置内に設けた異常検出回路ＢＤの１つの実施
例の構成を第３図に示す。

この第３図において、ＣＫは、一定周波数のクロツクパ
ルスを発生するクロツク発信器であり、Ｃ１，Ｃ２はこ
のクロツク発信器ＣＫの発生するクロツクパルスを計数
する計数器である。

計数器Ｃ１およびＣ２はそれぞれ、計数値が予め設定さ
れた所定計数値に達すると計数出力Ｃｏ１，Ｃｏ２を発
生し、それぞれの出力端に接続されたフリツプフロツプ
回路ＦＦ１およびＦＦ２をセットする。

計数器Ｃ１，Ｃ２はそれぞれセット入力Ｓにセット信号
が加わると計数を開始し、リセット入力Ｒにリセット信
号が加わると計数を停止するとともにリセットされる。

そして、計数器Ｃ１のセット入力Ｓには、第２図におけ
る使用中信号線ＯＳＬ上の使用中信号ＯＳの立上りによ
ってリセットされるフリツプフロツプ回路ＦＣ２のリセ
ット出力信号ＯＳ′と各機器から発信されるバス使用要
求信号ＱＳとがアンド回路ＡＮ、信号立上り検出回路Ｐ
Ｂ１を介して加えられ、リセット入力Ｒには、バス制御
装置の発生するバス許可信号ＰＳが信号立上り検出回路
ＰＢ２を介して加えられる。

計数器Ｃ２のセット入力Ｓには、各機器がバス許可信号
ＰＳを受取ったときに発信する応答信号ＲＳが信号立上
り検出回路ＰＢ３を介して加えられ、リセット入力Ｒに
はバス使用許可信号ＰＳが立下り検出回路ＮＢを介して
加えられる。

このように構成されたバス制御装置の異常検出回路ＢＤ
において、計数器Ｃ１は、バス制御装置が各機器からの
バス使用要求信号ＱＳを受付ける状態にあることを示す
信号Ｏダが存在する期間において、使用要求信号ＱＳが
発信された時点（信号ＱＳの立上り時点）から、バス制
御装置から使用許可信号ＰＳが発生される時点（信号Ｐ
Ｓの立上り時点）までの間のクロツク発信器ＣＫのクロ
ツクパルスを計数するので、この計数器Ｃ０の計数値は
、バス制御装置がバス使用要求信号ＱＳを受取ってから
、使用許可信号ＰＳを発生するまでの時間にほかならな
い。

この時間は、バス制御装置が正常な状態にある場合は、
ほぼ一定であり、この時間が所定値より大きくなった場
合には、バス制御装置のアンド回路ＡＣ１，ＡＣ２およ
びフリツプフロツプ回路ＦＣ１等に何らかの異常が発生
したと考えてよい。

このため、計数器Ｃ１の計数設定値は、前記のバス制御
装置における使用要求信号ＱＳの受付時点から、使用許
可信号ＰＳ発生時点までの最大許容時間に相応した値に
選定される。

したがって、バス制御装置が正常に動作し、使用要求信
号ＱＳ受付時点から使用許可信号ＰＳ発生時点までの時
間が所定値以下にある間は、計数器Ｃ１は計数出力を発
生することがなく、バス制御装置に異常が発生し、前記
時間が所定値以上になってはじめて計数器Ｃ１から計数
出力が発生される。

よって、バス制御装置に異常が発生した場合には、フリ
ツプフロツプ回路ＦＦ，がセットされ、異常検出信号Ｄ
Ｓが発生し、これにより、バス制御装置の異常の発生を
検知できる。

また、同様に、計数器Ｃ２は、応答信号ＲＳの立上り時
点から使用許可信号ＰＳの立下り時点までの間、クロッ
クパルスを計数するので、これにより、バス制御装置が
機器からの応答信号ＲＳを受け取ってから使用許可信号
ＰＳを打切るまでの時間が測定される。

この場合の時間もバス制御装置が正常に動作している場
合であれば、ほぼ一定であり、これに見合う時間が計数
器Ｃ２に設定される。

したがって、計数器Ｃ２も、バス制御装置に異常が発生
し、応答信号ＲＳ受付時点から使用許可信号ＰＳ打切り
時点までの時間が所定値以上になると、計数出力を発生
し、フリツプフロツプ回路ＦＦ２をセットして、異常の
発生を報知するのである。

フリツプフロツプ回路ＦＦ１およびＦＦ２のリセット出
力はオア回路ＯＲを介して取り出されるので、計数器Ｃ
１，Ｃ２のいずれかによりバス制御装置の異常が検出さ
れると、異常検出信号ＤＳが発生するのである。

このようにして、第２図における動作中のバス制御装置
ＢＳＣ１の異常検出回路ＢＤによって、バス制御装置Ｂ
ＳＣ１の異常が検出されると、検出信号ＤＳ１が発生さ
れ、これがＢＳＣ１およびＢＳＣ２の接続切換制御回路
ＳＣに加わる。

ＢＳＣ１の制御回路ＳＣは、この検出信号ＤＳ１を受取
ると直ちに、今までアンド回路ＡＣ２に出していた接続
信号ＴＳを打切るので、アンド回路ＡＣ２が開き、バス
制御回路ＢＳＣ１がバスＢＳＬから切離される。

そして、バス制御回路ＢＳＣ２においては、図示されな
い接続制御回路がＢＳＣ１側から異常検出信号ＤＳ１を
受取ると、前記とは反対に接続信号ＴＳを発生するよう
に動作するのである。

このため、ＢＳＣ１のアンド回路ＡＣ２に相応するＢＳ
Ｃ２のアンド回路が閉じられ、今まで待機していたバス
制御回路ＢＳ０２がバス制御装置ＢＳＣ１に代わってバ
スＢＳＬに接続され、以後のデータ転送動作を制御する
。

このようなバス制御装置ＢＳＣと、バスＢＳＬとの接続
の開閉を制御する制御回路の実施例を第４図に示す。

この第４図において、Ｇ１，Ｇ２はそれぞれ、バス制御
装置ＢＳＣ１，ＢＳＣ２をバスＢＳＬに接続するための
ゲートである。

このゲートＧ１，Ｇ２はそれぞれダイナミック動作形の
フリツプフロツプ回路ＤＦ１，ＤＦ２のリセット出力端
から開閉制御信号ＴＳ１，ＴＳ２が与えられる。

そして、バス制御装置ＢＳＣ１に所属するフリツプフロ
ツプ回路ＤＦ１のセット入力には、外部からの接続指令
信号Ｓ１およびフリツプフロツプ回路ＤＦ２のリセット
出力信号がオア回路ＯＲ１を介して加えられ、リセット
入力にはＢＳ０１の異常検出回路ＢＤ１の出力信号ＤＳ
１が加えられる。

また、バス制御装置ＢＳＣ２に所属するフリツプフロツ
プ回路ＤＦ２のセット入力には、外部からの接続指令信
号Ｓ２およびフリツプフロツプ回路ＤＦ１のリセット出
力信号がオア回路ＯＲ２を介して加えられ、リセット入
力には、ＢＳ０２の異常検出回路ＢＤ２の出力信号ＤＳ
２が加えられる。

このような構成において、最初、バス制御装置ＢＳＣ１
によりデータ転送動作を制御するようにするため、指令
信号Ｓ１を与えると、フリツプフロツプ回路ＤＦ１がセ
ットされ、セット出力端からゲートＧ１に“１”信号の
開閉制御信号ＴＳ１が加わる。

このため、ゲートＧ１が閉じられ、ＢＳＣ１がバスＢＳ
Ｌに接続される。

この場合、フリツプフロツプ回路ＤＦ２のセット入力に
は、フリツプフロツプＤＦ１のリセット出力から“０”
信号が加えられるため、ＤＦ２はリセット状態におかれ
る。

したがって、ゲートＧ２は“０”信号の開閉信号ＴＳ２
が加わり、このゲートは開かれているので、バス制御装
置ＢＳＣ２はバスＢＳＬから切離される。

しかして、ここで、バス制御装置ＢＳＣ１に異常が発生
すると異常検出回路ＢＤ１が異常検出信号ＤＳ１を発生
するので、フリツプフロツプ回路ＤＦ１がリセット状態
となり、開閉制御信号ＴＳ１が“０”信号となる。

このため、ゲートＧ１が開き、バス制御装置ＢＳＣ１が
バスＢＳＬから切離される。

そして、同時にフリツプフロツプ回路の“１”信号のリ
セット出力信号がフリツプフロツプ回路ＤＦ２のセット
入力に加わるので、これがセット状態となり、ゲートＣ
２に“１”信号の開閉制御信号ＴＳ２が加わり、ゲート
Ｇ２が閉じて、バス制御装置ＢＳＣ２がバスＢＳＬに接
続されるのである。

このような接続切換制御回路によれば、外部から人為的
に任意に、または１つの動作中のバス制御装置に異常が
発生すると自動的にバスに接続されるバス制御装置を正
常なものに切換えることができる。

なお、この場合、待機中のバス制御装置を完全にバスＢ
ＳＬから切離すのではなく、使用許可信号線との接続だ
けを切離して、残りの信号線とは接続しておけば、この
待機中の装置は動作中の装置と常に同一動作をしている
ので、動作中の装置と待機中の装置との切換えをショッ
クレスに円滑に行なうことができる。

以上の説明から明らかなように、本発明は複数の情報処
理機器を共通の信号伝送バスに接続し、この信号伝送バ
スを介して各情報処理機器間のデータ転送を行なうよう
にしてなる情報処理システムにおいて、前記各情報処理
機器からのバス使用要求信号を受け、各情報処理機器間
のデータ伝送が行なわれていないことを条件として前記
バス使用要求信号を送出した情報処理機器にバス使用許
可信号を送出することにより各情報処理機器間のデータ
転送が一時に重複して行なわれないようにデータ転送動
作を制御する制御手段と、この制御手段の異常を検出す
る検出手段と、前記制御手段と前記バス使用許可信号の
信号線との接続を開閉する開閉する開閉手段とを有する
バス制御装置を複数台設け、前記開閉手段を、自己の検
出手段の検出信号により開状態とし、他のバス制御装置
の検出手段の検出信号により閉状態とすることに特徴を
有するものである。

このような本発明によれば、共通バス方式の情報処理シ
ステムにおいて、各情報処理機器間のデータ転送を制御
するバス制御装置が、多重化され、１つのバス制御装置
に故障等による異常が発生しても、他の正常なバス制御
装置に自動的に切換えることができるので、バス制御装
置の異常によるシステム全体の機能停止を未然に防ぐこ
とができ、システム全休の信頼性を著しく向上させるこ
とができる効果が得られ、本発明の工業上の利用価値は
極めて大である。

【図面の簡単な説明】

第１図は、本発明の基本的構成を示すブロック構成図、
第２図〜第４図は本発明の要部の実施例を示すブロック
回路図である。Ｄ１〜Ｄｎ：情報処理機器、ＢＳＬ；共通信号伝送バス
、ＱＳＬ；使用要求信号線、ＰＳＬ；使用許可信号線、
ＲＳＬ；応答信号線、ＯＳＬ；使用中信号線、ＤＳＬ；
データ信号線、ＢＳＣ１，ＢＳＣ２；バス制御装置、Ｂ
Ｄ；異常検出回路、ＳＣ；接続切換制御回路。

Claims

【特許請求の範囲】

１複数の情報処理機器を共通の信号伝送バスに接続し
、この信号伝送バスを介して各情報処理機器間のデータ
転送を行なうようにしてなる情報処理システムにおいて
、前記各情報処理機器からのバス使用要求信号を受け、
各情報処理機器間のデータ伝送が行なわれていないこと
を条件として前記バス使用要求信号を送出した情報処理
機器にバス使用許可信号を送出することにより前記各情
報処理機器間のデータ転送が一時に重複して行なわれな
いようにデータ転送動作を制御する制御手段と、この制
御手段の異常を検出する検出手段と、前記制御手段と前
記バス使用許可信号の信号線との接続を開閉する開閉手
段とを有するバス制御装置を複数台設け、前記開閉手段
を、自己の検出手段の検出信号により開状態とし、他の
バス制御装置の検出手段の検出信号により閉状態とする
ことを特徴とする共通バス方式情報処理システム。