JPS58142517A - 厚膜コンデンサ− - Google Patents
厚膜コンデンサ−Info
- Publication number
- JPS58142517A JPS58142517A JP2440782A JP2440782A JPS58142517A JP S58142517 A JPS58142517 A JP S58142517A JP 2440782 A JP2440782 A JP 2440782A JP 2440782 A JP2440782 A JP 2440782A JP S58142517 A JPS58142517 A JP S58142517A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- lower conductor
- layer
- capacitor
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は耶■コンデンサーに関する。
4編コンジンナーの一つに11111fIA〜篇3図に
示す構造のコンデンサーかある。このコンデンサーは、
セラミックからなる絶縁性基板1の上面に矩形の下部導
体層2を設けるとともK、この下部導体層2上にセラミ
ックからなる誘電体層3.および下部導体層2に対面し
かつ同一形状の上m導体層4111次積層形成し、さら
に、絶縁性のコーティング#5で全体會豪いコンデンサ
ーの周辺の洩れ電Rf:#、瓢し、耐湿性の同上を図っ
ている。なお、下部・上部導体層2.4からは幅の狭い
引出部6.7カ1在し、その%端は絶縁性基板l上で電
極8.すを形成している。前配電4g 、 9および引
出部6.7の一部は前記コーチインクl[5には蛋われ
ていない。
示す構造のコンデンサーかある。このコンデンサーは、
セラミックからなる絶縁性基板1の上面に矩形の下部導
体層2を設けるとともK、この下部導体層2上にセラミ
ックからなる誘電体層3.および下部導体層2に対面し
かつ同一形状の上m導体層4111次積層形成し、さら
に、絶縁性のコーティング#5で全体會豪いコンデンサ
ーの周辺の洩れ電Rf:#、瓢し、耐湿性の同上を図っ
ている。なお、下部・上部導体層2.4からは幅の狭い
引出部6.7カ1在し、その%端は絶縁性基板l上で電
極8.すを形成している。前配電4g 、 9および引
出部6.7の一部は前記コーチインクl[5には蛋われ
ていない。
ところで、このような構造のコンデンサーは、薄形化に
は遇しているか、面積に大きくなる161点かある。
は遇しているか、面積に大きくなる161点かある。
また、耐湿性向上のkめに行っているコーティングは一
般にガラスか使用されているが、このガラスは一電率が
lO慟歇である。上部導体層4と下部導体N12との間
に設けられるW//I電体層電体−電率がtssia’
であることからすれば、前記コーティングII5の誘電
率は比較的高い。このため、11E2図の矢印で示すよ
うに、上部導体層4と下部導体層20周縁間のコーティ
ングlIs内を走る洩れ電界の影譬は大暑く、実質的K
IN量I[が増大してしまう。
般にガラスか使用されているが、このガラスは一電率が
lO慟歇である。上部導体層4と下部導体N12との間
に設けられるW//I電体層電体−電率がtssia’
であることからすれば、前記コーティングII5の誘電
率は比較的高い。このため、11E2図の矢印で示すよ
うに、上部導体層4と下部導体層20周縁間のコーティ
ングlIs内を走る洩れ電界の影譬は大暑く、実質的K
IN量I[が増大してしまう。
そこで、本発明者は、このコーティング層による容量値
の増大を積極的に利用することによって、コンデンサー
の不磨化を図ることかできることに気か付き、本発明を
成した。
の増大を積極的に利用することによって、コンデンサー
の不磨化を図ることかできることに気か付き、本発明を
成した。
し穴がって、本発明OII的は小塵化が可能な厚膜コン
デンサーを提供することKToる。
デンサーを提供することKToる。
このような目的を連成するために本実WAは、絶縁性基
板と、この絶縁基板上に設ける下部導体層と、仁の下S
導体層tIIう誘電体層と、この誘電体層上に前記下部
導体層と対面するようKe!けられる上1ltlIll
1体層と、IIg記上部・下部導体層から絶縁性基板上
に延在して露出する電極と、からなる4誤コンデンサー
において、前記下部導体層および下iII尋体層omi
t凹凸状態として上部導体層と下部導体層の全周縁長を
長くするものである。
板と、この絶縁基板上に設ける下部導体層と、仁の下S
導体層tIIう誘電体層と、この誘電体層上に前記下部
導体層と対面するようKe!けられる上1ltlIll
1体層と、IIg記上部・下部導体層から絶縁性基板上
に延在して露出する電極と、からなる4誤コンデンサー
において、前記下部導体層および下iII尋体層omi
t凹凸状態として上部導体層と下部導体層の全周縁長を
長くするものである。
ま几、周縁長の増大を図るべく前記上部導体層および下
部導体層を無端状パターンとし、その内周l11t−も
凹凸状パターンとする−のである。
部導体層を無端状パターンとし、その内周l11t−も
凹凸状パターンとする−のである。
以下、実11IAiFiIlにより本発明を説明する。
謳4図は本発明の一実施例による鯵娯コンジンサー會示
す平面図、第5図は第4図の■−■1に沿う断面図であ
る。
す平面図、第5図は第4図の■−■1に沿う断面図であ
る。
この実施ガは前記従来ガと同様に、絶縁性基板1の上面
に下部4体層2.誘電体層3.上ils導体層4.コー
ティング躾5を臘次パターニングしながら導電ペースト
あるいは絶縁ペーストを印刷した後、焼成して形成する
。下部導体層2.上部導体層4の一部は細長の引出部6
.7を青し、その先端は絶縁基板l上に露出する電極8
.9に繋っている。
に下部4体層2.誘電体層3.上ils導体層4.コー
ティング躾5を臘次パターニングしながら導電ペースト
あるいは絶縁ペーストを印刷した後、焼成して形成する
。下部導体層2.上部導体層4の一部は細長の引出部6
.7を青し、その先端は絶縁基板l上に露出する電極8
.9に繋っている。
ところで、前記下部導体層2および上鄭晦体層4は共に
同一パターンとなるとともに、WA4図で示すように弓
の字状に曲9(ねっている。
同一パターンとなるとともに、WA4図で示すように弓
の字状に曲9(ねっている。
このよりなjll験コンデンサーは、上部・下部導体層
4.2の周縁がme<ねっていることからそれら周縁長
は従来品に比誘して癌かに長くなる。
4.2の周縁がme<ねっていることからそれら周縁長
は従来品に比誘して癌かに長くなる。
このため、洩れ電界による容量の変化分Δ0は増大する
。
。
すなワチ、層膜コンデンサーの容量Oは次式によって与
えられる。
えられる。
0−01+Δ0
ここで、0・は洩れ電界のな
い場合の容量値でh9、換言す
れに設計線である。
箇7t%Δ0は誘電体層3における洩れ電昇による変動
容量Δ0・と、コーティング−5における洩れ電界によ
る変動容重Δ0■とに分けられる。
容量Δ0・と、コーティング−5における洩れ電界によ
る変動容重Δ0■とに分けられる。
そして、容tOは具体的には以下の式で与えられる。
0 コ=0. +Δ0 蟲 +ΔO婁4
i eLここにおいて、 Co : 真空誘電率 ぽI : 誘電体層の比誘寛厚 ぎl : コーテイング膜の比誘 電率 8: 上部導体層重7tは下部 導体層の面積、換言丁れ ば設計線 amall電体層における洩れ 電界部分の面積 SI : コーティングIIIKおけ る洩れ電界部分の面積 d: 電界が掛る間隔(式の 2項、3項は厳密にはd ではないが、近似してい るのでその電管用りる。) また、Wa配8・および8諺は下部導体層4および下f
M4体層2の#1緻に沿りて延在する棒状の面積でTo
9、それぞれ洩れ電界(2)Illと上部・下部導体層
4.2の周縁長tK比内する。そこで、上部・下部導体
層4.2が作9出丁コンデンを一素子の周縁全長t−積
極的に長くすることによって洩電界による容量の変化分
ΔC′に大きくすることができることになる。
i eLここにおいて、 Co : 真空誘電率 ぽI : 誘電体層の比誘寛厚 ぎl : コーテイング膜の比誘 電率 8: 上部導体層重7tは下部 導体層の面積、換言丁れ ば設計線 amall電体層における洩れ 電界部分の面積 SI : コーティングIIIKおけ る洩れ電界部分の面積 d: 電界が掛る間隔(式の 2項、3項は厳密にはd ではないが、近似してい るのでその電管用りる。) また、Wa配8・および8諺は下部導体層4および下f
M4体層2の#1緻に沿りて延在する棒状の面積でTo
9、それぞれ洩れ電界(2)Illと上部・下部導体層
4.2の周縁長tK比内する。そこで、上部・下部導体
層4.2が作9出丁コンデンを一素子の周縁全長t−積
極的に長くすることによって洩電界による容量の変化分
ΔC′に大きくすることができることになる。
したがって、この実施ガでは、積極的にコンデンサー素
子の周縁!kを長くしていることがら△0か大となる。
子の周縁!kを長くしていることがら△0か大となる。
そこで、このΔ0會も最初からコンデンサーの設計上の
容量として蒐込んでおけば、その△0に対応する面積だ
け上部・下部導体層重2の大きさを小さくすることかで
き、導躾コンデンサーの小型化、すなわち、絶縁性基板
lにおける占有面積の細小化か図れ、萬集積寂化が可能
となる。
容量として蒐込んでおけば、その△0に対応する面積だ
け上部・下部導体層重2の大きさを小さくすることかで
き、導躾コンデンサーの小型化、すなわち、絶縁性基板
lにおける占有面積の細小化か図れ、萬集積寂化が可能
となる。
また、コンデンサー素子の耐湿性を向上させる友めに設
けるコーテイング膜5としてハ、酸化チタン(Ttom
)あるいはチタン酸バリウム(B。
けるコーテイング膜5としてハ、酸化チタン(Ttom
)あるいはチタン酸バリウム(B。
TLO,)2主成分とするガラスに丁れば、誘電率’I
tooo以上とすることもで1%洩れ電界によるΔ0の
増大をさらに尚めることができ、導膜コンデンサーの小
型化かさらに可能となる。筐た、この際、コーティング
−5はコンデンサー素子の剃IIR部分のの1−豪う枠
−遺としてもよい。この場合、上部導体Pt14の上面
中央が露出するが、実用上特に支障はない。
tooo以上とすることもで1%洩れ電界によるΔ0の
増大をさらに尚めることができ、導膜コンデンサーの小
型化かさらに可能となる。筐た、この際、コーティング
−5はコンデンサー素子の剃IIR部分のの1−豪う枠
−遺としてもよい。この場合、上部導体Pt14の上面
中央が露出するが、実用上特に支障はない。
なお、本発明は前記実施例に@定されない。たとえば、
11E6図に示すように1上部・下部導体層4.2のパ
ターンを無端状パターンとして、その内周縁および外周
縁を凹凸状にして胸嶽長を増大させてΔOtさらに大き
くするよう圧してもよい。
11E6図に示すように1上部・下部導体層4.2のパ
ターンを無端状パターンとして、その内周縁および外周
縁を凹凸状にして胸嶽長を増大させてΔOtさらに大き
くするよう圧してもよい。
以上のように1本発明によれは小型化か可能となる耐湿
性の優れた厚膜コンデンサーを提供することかできる。
性の優れた厚膜コンデンサーを提供することかできる。
第1図は従来のfII膜コンデンサーの平面図、纂2図
および第3図は属1図のト装置および門−111に沿う
断面図、纂4図は本発明の一実施ガによるJIIaコン
デンサーの平rkJ図、纂5図は第4図のv−■−に沿
う断面図、第6図は他の実施例による上部・下1M14
体層を示す概略平面図である。 l・・・IPJ鰍性基板、2・・・下s4体層、3・・
・酵電体層、4・・・上部4体層、5・・・コーテイン
グ膜、8゜す・・・IILIk、10・・・内網縁、1
1・・・外周縁。
および第3図は属1図のト装置および門−111に沿う
断面図、纂4図は本発明の一実施ガによるJIIaコン
デンサーの平rkJ図、纂5図は第4図のv−■−に沿
う断面図、第6図は他の実施例による上部・下1M14
体層を示す概略平面図である。 l・・・IPJ鰍性基板、2・・・下s4体層、3・・
・酵電体層、4・・・上部4体層、5・・・コーテイン
グ膜、8゜す・・・IILIk、10・・・内網縁、1
1・・・外周縁。
Claims (1)
- 【特許請求の範囲】 11&縁性基板と、このIP!縁性基徽上に設ける下部
導体層と、この下部導体層を豪う誘電体層と、この霞電
体層上に前記下部導体層と対面するように般けちれる上
部導体層と、前記上部・下部導体層からIP3縁性縁板
基板上在して露出する電極と、からなるIIIaIコン
デンサーにおいて、前記上部導体層および下部導体層の
周縁を凹凸状態とすることを特徴とするfIIIIKコ
ンデンサー。 2、前記上部導体層および下部導体層は無端状パターン
となっている仁とt−%黴とする特許請求の範曲第1項
記載の厚膜コンデンサー。 3、上部導体層は絶縁性のコーティング鎮で豪われてい
ることを特徴とする特許請求の範ll!flIIIl]
JIまたは1E2JJI記載の厚膜コンデノナ−0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2440782A JPS58142517A (ja) | 1982-02-19 | 1982-02-19 | 厚膜コンデンサ− |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2440782A JPS58142517A (ja) | 1982-02-19 | 1982-02-19 | 厚膜コンデンサ− |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58142517A true JPS58142517A (ja) | 1983-08-24 |
Family
ID=12137311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2440782A Pending JPS58142517A (ja) | 1982-02-19 | 1982-02-19 | 厚膜コンデンサ− |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58142517A (ja) |
-
1982
- 1982-02-19 JP JP2440782A patent/JPS58142517A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0219570B2 (ja) | ||
JPS631724B2 (ja) | ||
JPS6016411A (ja) | 積層磁器コンデンサ | |
JPH07272975A (ja) | 複合コンデンサ | |
JPS58142517A (ja) | 厚膜コンデンサ− | |
JPH01220422A (ja) | 積層磁器コンデンサ | |
JPH01236721A (ja) | セラミック共振子 | |
JPH0935986A (ja) | セラミック積層電子部品及びその製造方法 | |
JPS6366412B2 (ja) | ||
JPS6244519Y2 (ja) | ||
JPH01220421A (ja) | 積層磁器コンデンサ | |
JPH07161576A (ja) | 容量内蔵型積層電子部品 | |
JPS58142515A (ja) | 厚膜コンデンサ− | |
JPH04313207A (ja) | 薄膜コンデンサ | |
JPH0666218B2 (ja) | 積層薄膜コンデンサおよびその製造方法 | |
JPS6020888B2 (ja) | 厚膜集積回路 | |
JP3865428B2 (ja) | チップ複合電子部品 | |
JPH0449246B2 (ja) | ||
JPS5840813A (ja) | コンデンサ内蔵プリント基板 | |
JPH0669071A (ja) | 可変コンデンサ | |
JP2001155961A (ja) | 厚膜コンデンサ基板 | |
JPS58142516A (ja) | 厚膜コンデンサ− | |
JPS6031244Y2 (ja) | 複合部品 | |
JPH01315124A (ja) | 薄膜コンデンサ | |
JPS6141223Y2 (ja) |