JPS58138110A - トランジスタ保護回路 - Google Patents
トランジスタ保護回路Info
- Publication number
- JPS58138110A JPS58138110A JP57020502A JP2050282A JPS58138110A JP S58138110 A JPS58138110 A JP S58138110A JP 57020502 A JP57020502 A JP 57020502A JP 2050282 A JP2050282 A JP 2050282A JP S58138110 A JPS58138110 A JP S58138110A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- transistor
- voltage
- zener diode
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はトランジスタ保護回路に関す〇(b) 従来
技術と問題点 一般にトランジスタ増幅器の出力段のトランジスタは外
部よりサージ1圧或いは^′成圧に直接さらされるため
に、出力段のトランジスタには篩耐圧のものが使用され
ているo *KL S I k使用するときチップ面積
を拡げて間耐圧形にしなければならない。このようにす
ると、コスト高を招くだけでなく、LSIの性能を低下
させることになる。
技術と問題点 一般にトランジスタ増幅器の出力段のトランジスタは外
部よりサージ1圧或いは^′成圧に直接さらされるため
に、出力段のトランジスタには篩耐圧のものが使用され
ているo *KL S I k使用するときチップ面積
を拡げて間耐圧形にしなければならない。このようにす
ると、コスト高を招くだけでなく、LSIの性能を低下
させることになる。
このためトランジスタ増幅器やLSIの出力段のトラン
ジスタに簡易な回w!r索子で栴成されたトランジスタ
保護回路が賛望されている。
ジスタに簡易な回w!r索子で栴成されたトランジスタ
保護回路が賛望されている。
第1図は従来?Uのトランジスタ保護回路を示す。
同図において、トランジスタ増幅器1(以下トランジス
タAMPとmlす)の出力端子2に接続される負荷3の
影響により発生した負のサージ電圧により、トランジス
タ4のコレクターエミッタ間に接続されたダイオード5
にサージ電流6が流れることによりトランジスタ4が負
のサージ電圧より保護される。
タAMPとmlす)の出力端子2に接続される負荷3の
影響により発生した負のサージ電圧により、トランジス
タ4のコレクターエミッタ間に接続されたダイオード5
にサージ電流6が流れることによりトランジスタ4が負
のサージ電圧より保護される。
しかし、正のサージ電圧に対してはトランジスタ4が破
損されるので、コレクターエミッタ間の耐圧を高くしな
ければならない。この様にすると単にコスト高を招くだ
けでなく、例えばLSIの場合は耐圧を上げるためにチ
ップ面積を拡くすることはLSIの性能を低下させるこ
とになる。
損されるので、コレクターエミッタ間の耐圧を高くしな
ければならない。この様にすると単にコスト高を招くだ
けでなく、例えばLSIの場合は耐圧を上げるためにチ
ップ面積を拡くすることはLSIの性能を低下させるこ
とになる。
(c) 発明の目的
本発明は上記従来例の欠点に鑑み、ツェナーダイオード
とダイオードを用いて、LSIあるいはトランジスタA
MP等の出力段のトランジスタをサージ電圧より保護す
る新規なトランジスタ保護回路を提供することを目的と
する。
とダイオードを用いて、LSIあるいはトランジスタA
MP等の出力段のトランジスタをサージ電圧より保護す
る新規なトランジスタ保護回路を提供することを目的と
する。
(d) 発明の構成
そしてこの目的は本発明によれば、出力段トランジスタ
のコレクターエミッタ間を、負のサージに対して動作す
るダイオードが接続されてなるトランジスタ保護回路に
おいて、前i己トランジスタのコレクターエミッタ間に
印加される正のサージに対して動作する直列接続された
ツェナダイオードとダイオードを接続することにより正
、負のサージに対して該トランジスタを保護することに
より達成される。
のコレクターエミッタ間を、負のサージに対して動作す
るダイオードが接続されてなるトランジスタ保護回路に
おいて、前i己トランジスタのコレクターエミッタ間に
印加される正のサージに対して動作する直列接続された
ツェナダイオードとダイオードを接続することにより正
、負のサージに対して該トランジスタを保護することに
より達成される。
(e) 発明の突流例
以下本発明を第2図の実施例に基づいて説明する。図中
、1〜5は第1図と同一機能をもつ同一部材であ小〇 第2図はg1図の1」路にツェナーダイオード8しトラ
ンジスタ4を保護した回路である。
、1〜5は第1図と同一機能をもつ同一部材であ小〇 第2図はg1図の1」路にツェナーダイオード8しトラ
ンジスタ4を保護した回路である。
第2図において、負荷3の影響により発生した正のサー
ジ電圧によりサージ電流7がツェナーダイオード8.ダ
イオ−ド9に流れ、これrcより、正のサージ’+[圧
vCよるトランジスタ4の破損が防止される。
ジ電圧によりサージ電流7がツェナーダイオード8.ダ
イオ−ド9に流れ、これrcより、正のサージ’+[圧
vCよるトランジスタ4の破損が防止される。
この場合、ツェナダイオード8の動作電圧Vzo+とダ
イオード9の動作電圧Vl)2との和は出力′電圧より
高くしておく必要がある。
イオード9の動作電圧Vl)2との和は出力′電圧より
高くしておく必要がある。
通常ツェナダイオードの接骨容量はダイオードに比べて
大きい、ツェナーダイオード8を直接、トランジスタ4
のコレクターエミッタ間に接続するとトランジスタ4の
コレクターエミッタ間の容量が増え、立上り時間が遅延
して、高速での動作を低下させる。これにより、トラン
ジスタ4を破損することになる。
大きい、ツェナーダイオード8を直接、トランジスタ4
のコレクターエミッタ間に接続するとトランジスタ4の
コレクターエミッタ間の容量が増え、立上り時間が遅延
して、高速での動作を低下させる。これにより、トラン
ジスタ4を破損することになる。
このために接合容量の小さいダイオード9をツェナーダ
イオード8に直列接続することにより、保護回路素子ツ
ェナーダイオード8.ダイオード3− ってダイオード5,9の並列容量CpはCpz Co+
十Cotとなる。ここでCz D〉)CDI 、CD
Iはダイオード7の接金容量、CDIはダイオード9の
接合u 電、CZ I)はツェナダイオード8の接合容
it’に示す。
イオード8に直列接続することにより、保護回路素子ツ
ェナーダイオード8.ダイオード3− ってダイオード5,9の並列容量CpはCpz Co+
十Cotとなる。ここでCz D〉)CDI 、CD
Iはダイオード7の接金容量、CDIはダイオード9の
接合u 電、CZ I)はツェナダイオード8の接合容
it’に示す。
以上の如く、接合谷童の減少によりトランジスタAMP
Iの伝送信号の劣化が防止できる。
Iの伝送信号の劣化が防止できる。
(f) 発明の効果
以上本発明は、LSIの外部端子、或いはトランジスタ
AMPの出力段に直列接続したツェナーダイオードとダ
イオードを接続することにより、LSIの性能を劣化さ
せることがない。またLS I。
AMPの出力段に直列接続したツェナーダイオードとダ
イオードを接続することにより、LSIの性能を劣化さ
せることがない。またLS I。
トランジスタAMPの伝送品質がこの保禮回路に損われ
ることがない。
ることがない。
′ig1図は従来例のダイオードを用いたトランジスタ
保護回路、第2図は本発明の実施例を示す0図中、1は
トランジスタAMP、2は出力端子、一4− 3は負荷、4はトランジスタ、5,9はダイオード、6
.7はサージ電流、8はツェナーダイオードを示す。
保護回路、第2図は本発明の実施例を示す0図中、1は
トランジスタAMP、2は出力端子、一4− 3は負荷、4はトランジスタ、5,9はダイオード、6
.7はサージ電流、8はツェナーダイオードを示す。
Claims (1)
- トランジスタに負のサージ電圧で動作する方向に並列接
続されてなるトランジスタ保護回路において、直列接続
されたダイオードとツェナーダイオードを該トランジス
タに並列接続して正、負のサージ電圧或いは尚′鑞圧に
より該トランジスタが破損されるのを防止すること全特
徴としたトランジスタ保護回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57020502A JPS58138110A (ja) | 1982-02-10 | 1982-02-10 | トランジスタ保護回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57020502A JPS58138110A (ja) | 1982-02-10 | 1982-02-10 | トランジスタ保護回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58138110A true JPS58138110A (ja) | 1983-08-16 |
Family
ID=12028930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57020502A Pending JPS58138110A (ja) | 1982-02-10 | 1982-02-10 | トランジスタ保護回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58138110A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1441574A1 (en) * | 2001-11-01 | 2004-07-28 | Harison Toshiba Lighting Corporation | Discharging lamp apparatus |
JP2009033462A (ja) * | 2007-07-26 | 2009-02-12 | Kawasaki Heavy Ind Ltd | 信号伝送路の電圧制限装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4912847B1 (ja) * | 1969-11-11 | 1974-03-27 |
-
1982
- 1982-02-10 JP JP57020502A patent/JPS58138110A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4912847B1 (ja) * | 1969-11-11 | 1974-03-27 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1441574A1 (en) * | 2001-11-01 | 2004-07-28 | Harison Toshiba Lighting Corporation | Discharging lamp apparatus |
EP1441574A4 (en) * | 2001-11-01 | 2007-05-09 | Harison Toshiba Lighting Corp | DISCHARGE LAMP APPARATUS |
JP2009033462A (ja) * | 2007-07-26 | 2009-02-12 | Kawasaki Heavy Ind Ltd | 信号伝送路の電圧制限装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3492666B2 (ja) | 半導体装置のesd保護回路 | |
US4851721A (en) | Semiconductor integrated circuit | |
JPH10163423A (ja) | 静電気保護回路 | |
EP1130649A2 (en) | Semiconductor integrated device with protection against ESD | |
US20050162189A1 (en) | Current limiter of output transistor | |
JPS58138110A (ja) | トランジスタ保護回路 | |
US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
CA2424473A1 (en) | Circuit for loss-less diode equivalent | |
JPH0379120A (ja) | 入力保護回路 | |
JP3028942B2 (ja) | 電圧発生回路 | |
EP0459457A2 (en) | Output driver | |
US6831520B2 (en) | Amplifier circuit apparatus and method of EMI suppression | |
JPH0127286Y2 (ja) | ||
JP3224125B2 (ja) | 半導体集積回路装置 | |
JP2001267859A (ja) | 差動増幅回路 | |
JPH04260366A (ja) | 入力保護回路 | |
JP2000174565A (ja) | パワーアンプicおよびオーディオシステム | |
JPS6173518A (ja) | 過電圧保護回路 | |
JP2904115B2 (ja) | ダイオードブリッジ回路 | |
JPH04127613A (ja) | レベル変換回路 | |
JPH05335494A (ja) | 静電保護回路 | |
JPS6142706A (ja) | 磁気記憶装置の書込読出回路 | |
JPS6020726A (ja) | サ−ジ防護回路 | |
JPS60244105A (ja) | 増幅回路 | |
JPH10224205A (ja) | 半導体装置のデータ出力回路 |