JPS6173518A - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JPS6173518A JPS6173518A JP19282384A JP19282384A JPS6173518A JP S6173518 A JPS6173518 A JP S6173518A JP 19282384 A JP19282384 A JP 19282384A JP 19282384 A JP19282384 A JP 19282384A JP S6173518 A JPS6173518 A JP S6173518A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- terminal
- signal terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、信号端子に直流的に接続された池の電子回路
に対して静電破壊を防止する過電圧保護回路に関する。
に対して静電破壊を防止する過電圧保護回路に関する。
従来例の構成とその問題点
半導体集積回路は取扱う作業をする時に、静電気によっ
て破損する危険が多い。このため、半導体集積回路の入
力および出力端子に静電破壊を防止する手段を付加して
いることは周知の通りである。従来の静電破壊保護回路
は、第１図に示すように、信号端子１と正電源端子２訃
よび負電源端子３との間に保護ダイオード４，５と設け
ることによって構成され、これらは所定の回路機能を有
する集積回路６と共に半導体子ノブ内につくり込まれる
。
て破損する危険が多い。このため、半導体集積回路の入
力および出力端子に静電破壊を防止する手段を付加して
いることは周知の通りである。従来の静電破壊保護回路
は、第１図に示すように、信号端子１と正電源端子２訃
よび負電源端子３との間に保護ダイオード４，５と設け
ることによって構成され、これらは所定の回路機能を有
する集積回路６と共に半導体子ノブ内につくり込まれる
。
一方、多機能を持つ小型、軽量の電子装置等では、消費
電力を極力削減させることが望ましく、このため、半導
体回路の内部にあっても、その機能が休止状態の回路機
能的は、電源との接続をオフにしても、他の電子回路に
悪影響をおよぼさない様にして用いることができるよう
に、回路構成する事が必要とされる。そのために、半導
体集積回路のある回路機能部を電源からオフした状態で
、前記信号端子に接続された所定の電子回路を動作させ
ることができない欠点がある。
電力を極力削減させることが望ましく、このため、半導
体回路の内部にあっても、その機能が休止状態の回路機
能的は、電源との接続をオフにしても、他の電子回路に
悪影響をおよぼさない様にして用いることができるよう
に、回路構成する事が必要とされる。そのために、半導
体集積回路のある回路機能部を電源からオフした状態で
、前記信号端子に接続された所定の電子回路を動作させ
ることができない欠点がある。
また、従来の静電破壊保護回路では、信号端子に、正電
源端子または、負電源端子の電位を越える電圧を印加す
ると保護ダイオードが導通し、電源端子と信号端子間の
インピーダンスが低下して前記信号端子に接続される電
子回路の大振幅特性や歪率等の特性が悪化する。
源端子または、負電源端子の電位を越える電圧を印加す
ると保護ダイオードが導通し、電源端子と信号端子間の
インピーダンスが低下して前記信号端子に接続される電
子回路の大振幅特性や歪率等の特性が悪化する。
発明の目的
本発明は、上述の問題点ｆｚｒ、解消した静電破壊の保
護回路を提供するものである。
護回路を提供するものである。
発明のｌ’ｉ１ｉ成
本発明は、半導体回路素子の最低電位または、最高電位
の印加端子と、外部入力または出力リード端子との間に
、ＮＰＮ ）ランシスタとＰ ｉｆ Ｐ ）ランシスタ
トヲ、それぞれのコレクタ・エミッタ導電路を並列接続
して介在させ過電圧保護回路でめり、これにより、正負
いずれの過電圧に対しても、そのいずれかのトランジス
タの降伏現象により、外部リード端子部の破壊を防ぎ、
安定動作を保持する。
の印加端子と、外部入力または出力リード端子との間に
、ＮＰＮ ）ランシスタとＰ ｉｆ Ｐ ）ランシスタ
トヲ、それぞれのコレクタ・エミッタ導電路を並列接続
して介在させ過電圧保護回路でめり、これにより、正負
いずれの過電圧に対しても、そのいずれかのトランジス
タの降伏現象により、外部リード端子部の破壊を防ぎ、
安定動作を保持する。
実施例の説明
第２図は、本発明の保護回路を構成した実施例でめり、
所定回路機能をもった集積回路部６の信号端子１に・＋
’ Ｐ Ｎ ）ランンスタ１２のコレクタを゛接続シ、
向トランジスタ１２のエミッタを負ｘｉ端子３に接続し
ている。また、信号端子１にＰ Ｎ Ｐトランジスタ１
３のコレクタを接続し、同トランジスタ１３のエミッタ
を負電源端子３に接続している。
所定回路機能をもった集積回路部６の信号端子１に・＋
’ Ｐ Ｎ ）ランンスタ１２のコレクタを゛接続シ、
向トランジスタ１２のエミッタを負ｘｉ端子３に接続し
ている。また、信号端子１にＰ Ｎ Ｐトランジスタ１
３のコレクタを接続し、同トランジスタ１３のエミッタ
を負電源端子３に接続している。
この状態で、負電源を基準にする正電圧が信号端子１に
印加された時、その電圧が、前記Ｍ Ｐ Ｘｉトランジ
スタ１２のＢＶｃＥｏ を越える電圧であれば、同トラ
ンジスタ１２が電圧降伏現象を起す。
印加された時、その電圧が、前記Ｍ Ｐ Ｘｉトランジ
スタ１２のＢＶｃＥｏ を越える電圧であれば、同トラ
ンジスタ１２が電圧降伏現象を起す。
信号端子１に正電圧が印加された時は、トランジスタ１
２を通って、負電源端子３に至る経路で電荷を放電し、
前記信号端子に接続される内部回路６にハ、トランジス
タ１２のＢＶｃＨｏ以上の電圧が印加されなくなジ、集
積回路を保護することができる。
２を通って、負電源端子３に至る経路で電荷を放電し、
前記信号端子に接続される内部回路６にハ、トランジス
タ１２のＢＶｃＨｏ以上の電圧が印加されなくなジ、集
積回路を保護することができる。
逆に、信号端子１に負電圧が印加された時は、負電源端
子３からトランジスタ１３を通って、信号端子１に至る
経路で、電荷を放電し、前記信号端子に接続される内部
回路６にはトランジスタ１３のＬ＋ＶｃＨｏ以上の負電
圧は、印加されなくなり、集積回路を保護することがで
きる。
子３からトランジスタ１３を通って、信号端子１に至る
経路で、電荷を放電し、前記信号端子に接続される内部
回路６にはトランジスタ１３のＬ＋ＶｃＨｏ以上の負電
圧は、印加されなくなり、集積回路を保護することがで
きる。
第２図は、ＮＰＮ ）ランジスタ１２ 、 ＰＩＰ ）
ランンスタ１３のエミッタ全集積回路の最低電位に接続
されたものであるが、第３図には、ＮＰＮトランジスタ
とＰＮＰ ）ランジヌタのエミッタを信号端子に、コレ
クター全集積回路の最高電位に］沃に６シした回路網を
示す。
ランンスタ１３のエミッタ全集積回路の最低電位に接続
されたものであるが、第３図には、ＮＰＮトランジスタ
とＰＮＰ ）ランジヌタのエミッタを信号端子に、コレ
クター全集積回路の最高電位に］沃に６シした回路網を
示す。
この場合は、信号端子１に正電圧が印加された時は、ト
ランジスタ１３を通って正電源端子１２に至る経路で電
荷を放電し、逆に信号端子１に負電圧が印加された時は
、正電源端子からトランジスタ１２を通って、信号端子
１に至る経路で、電荷を放電し、集積回路を保護するこ
とができる。
ランジスタ１３を通って正電源端子１２に至る経路で電
荷を放電し、逆に信号端子１に負電圧が印加された時は
、正電源端子からトランジスタ１２を通って、信号端子
１に至る経路で、電荷を放電し、集積回路を保護するこ
とができる。
ｉｆｆ、ｉｆ Ｐ Ｙｔ ）ランジスタと）’ＮＰ）ラ
ンンスタのエミッタ全信号端子に、コレクタを集積回路
の最低電位に接続された回路網による過電圧保接回路も
可能でりる。
ンンスタのエミッタ全信号端子に、コレクタを集積回路
の最低電位に接続された回路網による過電圧保接回路も
可能でりる。
同様に、Ｎ ｌ”ｉ（）ランジスタとＬＩ Ｎ Ｆ ）
ランジスタのコレクタを信号端子に、エミッタを集積回
路の最高電位に接続された回路網による過電圧保護回路
も可能である。
ランジスタのコレクタを信号端子に、エミッタを集積回
路の最高電位に接続された回路網による過電圧保護回路
も可能である。
発明の効果
以上のように、本発明によれば、信号端子に、正電源端
子または、負電源端子を越える電圧を印加しても、その
電源端子を越える電圧が、トランジスタのＢＶＣＥＯ以
下であれば、トランジスタが電圧降伏現象を起さないた
め、従来のように、信号端子に接続される電子回路の大
振幅特性や歪率の特性が悪化することはない。
子または、負電源端子を越える電圧を印加しても、その
電源端子を越える電圧が、トランジスタのＢＶＣＥＯ以
下であれば、トランジスタが電圧降伏現象を起さないた
め、従来のように、信号端子に接続される電子回路の大
振幅特性や歪率の特性が悪化することはない。
また、集積回路の最低電圧と信号端子との間にＮＰＮ）
ランジスタトＰ ’ｒ４ Ｆ ）ランシスタのコレクタ
・エミッタ導電路全並列に接続すれば、静電気破壊の保
護は、正電端子２の電位に無関係に動作するため、前述
のように、休止状態の回路機能部集積回路を電源からオ
フしても信号端子に接続される所定のｉ子回路の特性を
悪化させないような回路を構成することが可能になる。
ランジスタトＰ ’ｒ４ Ｆ ）ランシスタのコレクタ
・エミッタ導電路全並列に接続すれば、静電気破壊の保
護は、正電端子２の電位に無関係に動作するため、前述
のように、休止状態の回路機能部集積回路を電源からオ
フしても信号端子に接続される所定のｉ子回路の特性を
悪化させないような回路を構成することが可能になる。
第１図は、従来の静電気破壊保護回路図、第２（ま
図、第３固接本発明の実施例を示す１幻ごあ３゜１・・
・・信号端子（入力および出力端子）、２・・・正電源
端子、３・・・・負電源端子、６・・・・・集積回路内
の内部回路、了・・・・・・半導体子ノブ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
０！Ｉ 第３図
・・信号端子（入力および出力端子）、２・・・正電源
端子、３・・・・負電源端子、６・・・・・集積回路内
の内部回路、了・・・・・・半導体子ノブ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
０！Ｉ 第３図
Claims (1)
- 半導体回路素子の最低電位または最高電位の印加端子と
、外部入力、または出力リード端子との間にＮＰＮトラ
ンジスタとＰＮＰトランジスタとを、それぞれのコレク
タ・エミッタ導電路を並列接続して介在させたことを特
徴とする過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19282384A JPS6173518A (ja) | 1984-09-14 | 1984-09-14 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19282384A JPS6173518A (ja) | 1984-09-14 | 1984-09-14 | 過電圧保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6173518A true JPS6173518A (ja) | 1986-04-15 |
Family
ID=16297569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19282384A Pending JPS6173518A (ja) | 1984-09-14 | 1984-09-14 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6173518A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02243944A (ja) * | 1989-03-17 | 1990-09-28 | Fuji Xerox Co Ltd | 光学式ガス検知装置 |
-
1984
- 1984-09-14 JP JP19282384A patent/JPS6173518A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02243944A (ja) * | 1989-03-17 | 1990-09-28 | Fuji Xerox Co Ltd | 光学式ガス検知装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566512B2 (ja) | 静電気保護回路 | |
| EP0032046A2 (en) | Circuitry for protecting a semiconductor device against static electricity | |
| US6385116B2 (en) | Semiconductor integrated device | |
| US11876089B2 (en) | Electrostatic discharge (ESD) protection for CMOS circuits | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| JPS5889036A (ja) | 極性保護回路 | |
| TW478230B (en) | Overvoltage protector | |
| JPS6173518A (ja) | 過電圧保護回路 | |
| JPH02246613A (ja) | 静電破壊保護回路 | |
| JPS59181722A (ja) | 静電破壊保護回路 | |
| JPH0127286Y2 (ja) | ||
| JPH0521714A (ja) | 過電圧保護回路 | |
| JPH01287954A (ja) | 静電保護素子及び静電保護回路 | |
| JP2003060046A (ja) | 半導体集積回路およびそれを用いた電子装置 | |
| JPS5879743A (ja) | モノリシツク集積回路 | |
| JPH0120545B2 (ja) | ||
| JPH05335494A (ja) | 静電保護回路 | |
| JPH10200056A (ja) | バイポーラｉｃ | |
| JPH05327365A (ja) | 半導体集積回路装置 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH09116100A (ja) | 保護回路 | |
| JPS628966B2 (ja) | ||
| JPH06303047A (ja) | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス | |
| JPS6154705A (ja) | トランジスタ保護回路 | |
| JP2001156259A (ja) | 静電破壊保護素子 |