JPH06303047A - 増幅器の出力ノードのｓｐｕ条件下の保護デバイス - Google Patents
増幅器の出力ノードのｓｐｕ条件下の保護デバイスInfo
- Publication number
- JPH06303047A JPH06303047A JP6052750A JP5275094A JPH06303047A JP H06303047 A JPH06303047 A JP H06303047A JP 6052750 A JP6052750 A JP 6052750A JP 5275094 A JP5275094 A JP 5275094A JP H06303047 A JPH06303047 A JP H06303047A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- node
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 車両等に搭載するオーディオ機器では増幅器
の出力に偶発的にサプライ電圧が印加されることがあ
る。本発明はこのような事態からトランジスタを保護す
るデバイス及び方法を提供することを目的とする。 【構成】 保護すべきパワートランジスタＱ１と機能的
に同一の保護トランジスタＱＳのエミッタをパワートラ
ンジスタのベースに、コレクタを出力ノードＯｕｔに更
にベースをサプライレールＶccに接続する。
の出力に偶発的にサプライ電圧が印加されることがあ
る。本発明はこのような事態からトランジスタを保護す
るデバイス及び方法を提供することを目的とする。 【構成】 保護すべきパワートランジスタＱ１と機能的
に同一の保護トランジスタＱＳのエミッタをパワートラ
ンジスタのベースに、コレクタを出力ノードＯｕｔに更
にベースをサプライレールＶccに接続する。
Description
【０００１】
【産業上の利用分野】本発明は、増幅器に電力を与えら
れていないときに、該増幅器の出力ターミナルにＤＣサ
プライを不注意で接続することにより偶発的に生ずるこ
とのある破壊的なブレーグダウンを防止する手段を有す
る前記ＤＣサプライのバッテリに接続されかつ電力供給
される装置のパワー増幅器に関する。
れていないときに、該増幅器の出力ターミナルにＤＣサ
プライを不注意で接続することにより偶発的に生ずるこ
とのある破壊的なブレーグダウンを防止する手段を有す
る前記ＤＣサプライのバッテリに接続されかつ電力供給
される装置のパワー増幅器に関する。
【０００２】
【従来技術及びその問題点】パワー増幅器を含む装置の
設置の間、該装置の局所ＤＣサプライへの誤った接続を
不注意で形成することにより生ずる破壊的なブレーグダ
ウンがしばしば起こる。最も典型的な事態は車両でのオ
ーディオ増幅器、ラジオレシーバ、カセット及びＤＣプ
レイヤの設置である。パワー増幅器の出力ターミナルに
は一般に、グラウンドポテンシャル又はＤＣサプライ電
圧のいずれかに向けて不注意により生ずる偶発的な短絡
に対する保護手段が講じられている。しかし特定の保護
手段が講じられていない用途で失敗が依然として生ずる
ことがある。
設置の間、該装置の局所ＤＣサプライへの誤った接続を
不注意で形成することにより生ずる破壊的なブレーグダ
ウンがしばしば起こる。最も典型的な事態は車両でのオ
ーディオ増幅器、ラジオレシーバ、カセット及びＤＣプ
レイヤの設置である。パワー増幅器の出力ターミナルに
は一般に、グラウンドポテンシャル又はＤＣサプライ電
圧のいずれかに向けて不注意により生ずる偶発的な短絡
に対する保護手段が講じられている。しかし特定の保護
手段が講じられていない用途で失敗が依然として生ずる
ことがある。
【０００３】これらの残りの偶発的な失敗の中には、
「ショート−ツゥープラス−アンパワード」として一般
に知られあるいはより簡略化した頭字語ＳＰＵにより知
られた状態がある。車両に装置を設置する間に起こるこ
とのあるこのような条件が図１に概略的に示されてい
る。偶発的な場合は、サプライターミナル（ＶCC）をバ
ッテリの正極（Ｖbatt）に正確に接続する代わりに、増
幅器（Ａｍｐ）の出力ターミナル（Ｏｕｔ）を車両のバ
ッテリ（Ｖbatt）の正極に不注意で接続する場合であ
る。これは、車両のバッテリの正極から来る分離された
ケーブルを増幅器を含むカードの出力ターミナルに誤っ
て接続すると起こる。実際に増幅器の出力ターミナル
（Ｏｕｔ）は一般に増幅器カードに存在するフィルタキ
ャパシタＣ１（典型的には約1000μＦ）を通して及びカ
ード上の回路の残りのグラウンドに向かう等価の抵抗Ｒ
１（典型的には10オームのオーダー）を通して接地され
るようになる。
「ショート−ツゥープラス−アンパワード」として一般
に知られあるいはより簡略化した頭字語ＳＰＵにより知
られた状態がある。車両に装置を設置する間に起こるこ
とのあるこのような条件が図１に概略的に示されてい
る。偶発的な場合は、サプライターミナル（ＶCC）をバ
ッテリの正極（Ｖbatt）に正確に接続する代わりに、増
幅器（Ａｍｐ）の出力ターミナル（Ｏｕｔ）を車両のバ
ッテリ（Ｖbatt）の正極に不注意で接続する場合であ
る。これは、車両のバッテリの正極から来る分離された
ケーブルを増幅器を含むカードの出力ターミナルに誤っ
て接続すると起こる。実際に増幅器の出力ターミナル
（Ｏｕｔ）は一般に増幅器カードに存在するフィルタキ
ャパシタＣ１（典型的には約1000μＦ）を通して及びカ
ード上の回路の残りのグラウンドに向かう等価の抵抗Ｒ
１（典型的には10オームのオーダー）を通して接地され
るようになる。
【０００４】回路の出力ターミナル（Ｏｕｔ）の（例え
ば車両の）局所バッテリの正のノードへの偶発的な接続
が起こると、回路はその出力ノードを通して「電力」が
供給されるようになる。サプライターミナル（Ｖcc）及
びＲ１及びＣ１により形成される等価ネットワークを通
してだけでなく増幅器のグラウンドターミナル（Ｇｎ
ｄ）を通して電流がグラウンドに向かって流れ、前記ネ
ットワークは増幅器のＶccターミナルを通して流れる電
流によりチャージされる。一般にパワー増幅器の出力段
はプッシュ−プルコンフィギュレーションを有しかつそ
れぞれが増幅器の出力ノード（Ｏｕｔ）に接続されたコ
レクタを有する１対の相補トランジスタ例えばＮＰＮ及
びＰＮＰトランジスタから成っている。ＳＰＵ条件下の
等価回路が図２に示されている。他の場合には、増幅器
の出力段はブリッジコンフィギュレーションを有しかつ
同じタイプのトランジスタにより形成できる。
ば車両の）局所バッテリの正のノードへの偶発的な接続
が起こると、回路はその出力ノードを通して「電力」が
供給されるようになる。サプライターミナル（Ｖcc）及
びＲ１及びＣ１により形成される等価ネットワークを通
してだけでなく増幅器のグラウンドターミナル（Ｇｎ
ｄ）を通して電流がグラウンドに向かって流れ、前記ネ
ットワークは増幅器のＶccターミナルを通して流れる電
流によりチャージされる。一般にパワー増幅器の出力段
はプッシュ−プルコンフィギュレーションを有しかつそ
れぞれが増幅器の出力ノード（Ｏｕｔ）に接続されたコ
レクタを有する１対の相補トランジスタ例えばＮＰＮ及
びＰＮＰトランジスタから成っている。ＳＰＵ条件下の
等価回路が図２に示されている。他の場合には、増幅器
の出力段はブリッジコンフィギュレーションを有しかつ
同じタイプのトランジスタにより形成できる。
【０００５】全ての場合において、サプライレールと出
力段の出力ノードの間に機能的に接続されかつ図示の通
り増幅器のサプライラインＶccに接続されたエミッタを
有するＰＮＰトランジスタ例えば縦型の分離されたコレ
クタを有するＰＮＰトランジスタにより構成されるパワ
ートランジスタＱ１は逆バイアス能動領域中で機能し、
ここではコレクタターミナルはエミッタ（Ｅ）として、
ベースターミナル（Ｂ）はベースとしてそしてエミッタ
ターミナルはコレクタ（Ｃ）として機能する。任意のト
ランジスタの場合のようにそして逆バイアスコンフィギ
ュレーションの場合のように、「ベース」及び「コレク
タ」間の電圧は、過度の電力浪費のため破壊的なブレー
グダウンの付随するリスクを有する接合のブレーグダウ
ンを回避するために、最大値（製造技術に依存する）よ
り大きくなるべきではない。
力段の出力ノードの間に機能的に接続されかつ図示の通
り増幅器のサプライラインＶccに接続されたエミッタを
有するＰＮＰトランジスタ例えば縦型の分離されたコレ
クタを有するＰＮＰトランジスタにより構成されるパワ
ートランジスタＱ１は逆バイアス能動領域中で機能し、
ここではコレクタターミナルはエミッタ（Ｅ）として、
ベースターミナル（Ｂ）はベースとしてそしてエミッタ
ターミナルはコレクタ（Ｃ）として機能する。任意のト
ランジスタの場合のようにそして逆バイアスコンフィギ
ュレーションの場合のように、「ベース」及び「コレク
タ」間の電圧は、過度の電力浪費のため破壊的なブレー
グダウンの付随するリスクを有する接合のブレーグダウ
ンを回避するために、最大値（製造技術に依存する）よ
り大きくなるべきではない。
【０００６】多くの製造プロセスにおいて逆バイアス条
件下のエミッタ（Ｅ）とコレクタ（Ｃ）ノード間で耐え
られる最大電圧はバッテリ電圧（Ｖbatt）未満である。
これはＳＰＵ条件を特別に重要なものとし、キャパシタ
Ｃ１が放電しかつ「ベース」と「コレクタ」間の電圧が
Ｖbatt約−0.7 Ｖに等しい最大電圧を取る偶発的な短絡
が起きた直後には特に重要である。ショート−ツゥープ
ラス−アンパワード条件（ＳＰＵ）下のトランジスタＱ
１の損傷を防止できるデバイスが必要で利用性が高いこ
とが明瞭である。この問題に対する解決法は知られてい
ない。
件下のエミッタ（Ｅ）とコレクタ（Ｃ）ノード間で耐え
られる最大電圧はバッテリ電圧（Ｖbatt）未満である。
これはＳＰＵ条件を特別に重要なものとし、キャパシタ
Ｃ１が放電しかつ「ベース」と「コレクタ」間の電圧が
Ｖbatt約−0.7 Ｖに等しい最大電圧を取る偶発的な短絡
が起きた直後には特に重要である。ショート−ツゥープ
ラス−アンパワード条件（ＳＰＵ）下のトランジスタＱ
１の損傷を防止できるデバイスが必要で利用性が高いこ
とが明瞭である。この問題に対する解決法は知られてい
ない。
【０００７】
【発明の目的】本発明の主目的は、回路に電力が与えら
れずサプライ電圧が増幅器の出力ターミナルに不注意で
印加されたときに、出力ノードとサプライレール間に機
能的に接続された出力段のパワートランジスタを保護す
ることである。
れずサプライ電圧が増幅器の出力ターミナルに不注意で
印加されたときに、出力ノードとサプライレール間に機
能的に接続された出力段のパワートランジスタを保護す
ることである。
【０００８】
【発明の構成】基本的に本発明の対象である保護システ
ムはＳＰＵ条件が生じたときに、逆バイアス条件下で前
記トランジスタのベース−エミッタ接合を短絡すること
から成る。実際に、保護されるべきパワートランジスタ
のベース及びコレクタノード間に機能的に接続されたス
イッチは、増幅回路に電力が与えられていないときに増
幅器の出力ターミナルへのサプライ電圧の不当な印加が
検出された際に自動的に閉じる。実際にＳＰＵ条件を検
出し従って起こり得る破壊的なブレーグダウンを受け易
いパワートランジスタのベース−コレクタ接合を短絡す
るためのデバイスはユニークであり、かつ短絡する接合
と並列に機能的に接続され、更にバイアス抵抗を通して
増幅器のサプライレールに接続されたコントロールター
ミナルを有している。
ムはＳＰＵ条件が生じたときに、逆バイアス条件下で前
記トランジスタのベース−エミッタ接合を短絡すること
から成る。実際に、保護されるべきパワートランジスタ
のベース及びコレクタノード間に機能的に接続されたス
イッチは、増幅回路に電力が与えられていないときに増
幅器の出力ターミナルへのサプライ電圧の不当な印加が
検出された際に自動的に閉じる。実際にＳＰＵ条件を検
出し従って起こり得る破壊的なブレーグダウンを受け易
いパワートランジスタのベース−コレクタ接合を短絡す
るためのデバイスはユニークであり、かつ短絡する接合
と並列に機能的に接続され、更にバイアス抵抗を通して
増幅器のサプライレールに接続されたコントロールター
ミナルを有している。
【０００９】この配置により、そして逆バイアス条件の
ベース−エミッタダイオード（Ｂ／Ｅ）のブレーグダウ
ン電圧がトランジスタ効果が付随する場合より著しく高
いため、前記パワートランジスタは、ＳＰＵ条件下で一
般的に存在する電圧用のブレーグダウン条件から都合良
く外れる。この解決法はトランジスタの集積構造の製造
技術に依存しないことが明らかである。この事実にもか
かわらず、本発明の対象である解決法は、ＳＰＵ条件に
耐える回路の実質的に絶対のキャパシティを達成するた
めの決定的な寄与を与える。
ベース−エミッタダイオード（Ｂ／Ｅ）のブレーグダウ
ン電圧がトランジスタ効果が付随する場合より著しく高
いため、前記パワートランジスタは、ＳＰＵ条件下で一
般的に存在する電圧用のブレーグダウン条件から都合良
く外れる。この解決法はトランジスタの集積構造の製造
技術に依存しないことが明らかである。この事実にもか
かわらず、本発明の対象である解決法は、ＳＰＵ条件に
耐える回路の実質的に絶対のキャパシティを達成するた
めの決定的な寄与を与える。
【００１０】本発明の異なった特徴及び利点が添付図面
を参照して行う幾つかの態様の引き続く説明により更に
明瞭になるであろう。図１は偶発的なＳＰＵ条件を説明
する電気的なダイアグラムであり、図２はＳＰＵ条件の
発生の結果として破壊的なブレーグダウンを更に受け易
い増幅器の出力段の素子を示す回路図であり、図３は本
発明の保護デバイスが装着され、起こり得るブレーグダ
ウンを受け易い図２の出力段の素子の部分的なダイアグ
ラムであり、図４は本発明の保護デバイスの一態様を示
し、図５は図４の保護デバイスの機能的ダイアグラムで
あり、図６はその中に付加的なＳＰＵ保護トランジスタ
が形成されたパワートランジスタのインターディジィト
集積構造のレイアウトを示すものである。全ての図にお
いて、ＳＰＵ条件のトランジスタの動作の逆バイアス条
件が、それぞれ逆バイアスを受けるトランジスタ構造の
仮想ベースノード（Ｂ）、エミッタノード（Ｅ）及びコ
レクタノード（Ｃ）をそれぞれ特定する文字ラベル
（Ｂ）（Ｅ）及び（Ｃ）により概略的に示されている。
を参照して行う幾つかの態様の引き続く説明により更に
明瞭になるであろう。図１は偶発的なＳＰＵ条件を説明
する電気的なダイアグラムであり、図２はＳＰＵ条件の
発生の結果として破壊的なブレーグダウンを更に受け易
い増幅器の出力段の素子を示す回路図であり、図３は本
発明の保護デバイスが装着され、起こり得るブレーグダ
ウンを受け易い図２の出力段の素子の部分的なダイアグ
ラムであり、図４は本発明の保護デバイスの一態様を示
し、図５は図４の保護デバイスの機能的ダイアグラムで
あり、図６はその中に付加的なＳＰＵ保護トランジスタ
が形成されたパワートランジスタのインターディジィト
集積構造のレイアウトを示すものである。全ての図にお
いて、ＳＰＵ条件のトランジスタの動作の逆バイアス条
件が、それぞれ逆バイアスを受けるトランジスタ構造の
仮想ベースノード（Ｂ）、エミッタノード（Ｅ）及びコ
レクタノード（Ｃ）をそれぞれ特定する文字ラベル
（Ｂ）（Ｅ）及び（Ｃ）により概略的に示されている。
【００１１】図１及び２に示されるＳＰＵ条件下の出力
段のサプライレールに接続された出力パワートランジス
タＱ１の逆バイアス条件の臨界性は、トランジスタの仮
想ベース−エミッタ（Ｂ）／（Ｅ）接合をスイッチＳ１
を通して短絡することにより決定的に減少させるか除去
することができる。保護スイッチＳ１は、回路に電力が
与えられていないときに、サプライバッテリ電圧の増幅
器の出力ノードＯｕｔへの誤った接続の結果としてＳＰ
Ｕ条件の発生を決定できるセンサにより駆動される。
段のサプライレールに接続された出力パワートランジス
タＱ１の逆バイアス条件の臨界性は、トランジスタの仮
想ベース−エミッタ（Ｂ）／（Ｅ）接合をスイッチＳ１
を通して短絡することにより決定的に減少させるか除去
することができる。保護スイッチＳ１は、回路に電力が
与えられていないときに、サプライバッテリ電圧の増幅
器の出力ノードＯｕｔへの誤った接続の結果としてＳＰ
Ｕ条件の発生を決定できるセンサにより駆動される。
【００１２】ＳＰＵ条件を検出しかつ危険なトランジス
タの（Ｂ）／（Ｅ）接合を短絡させるデバイスの実際的
な態様が図４に示されている。この態様による保護デバ
イスは、パワートランジスタＱ１のベース（Ｂ1 ）に接
続されたエミッタ、出力ノードＯｕｔに接続されたコレ
クタ及びバイアス抵抗ＰＲ２を通して増幅回路のサプラ
イレールＶccに接続されたベース（Ｂ2 ）を有するトラ
ンジスタＱＳから成っている。
タの（Ｂ）／（Ｅ）接合を短絡させるデバイスの実際的
な態様が図４に示されている。この態様による保護デバ
イスは、パワートランジスタＱ１のベース（Ｂ1 ）に接
続されたエミッタ、出力ノードＯｕｔに接続されたコレ
クタ及びバイアス抵抗ＰＲ２を通して増幅回路のサプラ
イレールＶccに接続されたベース（Ｂ2 ）を有するトラ
ンジスタＱＳから成っている。
【００１３】図から分かるように、回路が通常の機能を
果たしている間は、ベース（ノードＢ2 ）上のポテンシ
ャルがエミッタ上及びコレクタノード上に存在するポテ
ンシャルより高いため、保護されるべきパワートランジ
スタＱ１と実質的に同じタイプの保護トランジスタＱＳ
はオフである。実際にベースポテンシャルは増幅器のサ
プライ電圧Ｖccに実質的に等しい。
果たしている間は、ベース（ノードＢ2 ）上のポテンシ
ャルがエミッタ上及びコレクタノード上に存在するポテ
ンシャルより高いため、保護されるべきパワートランジ
スタＱ１と実質的に同じタイプの保護トランジスタＱＳ
はオフである。実際にベースポテンシャルは増幅器のサ
プライ電圧Ｖccに実質的に等しい。
【００１４】ＳＰＵが起こった場合、例えば電力が無く
（Ｖcc＝０）かつ増幅器の出力ターミナルＯｕｔが偶発
的にサプライ電圧（Ｖbatt）に接続された時に、保護ト
ランジスタＱＳは逆飽和ゾーンで機能し、従ってノード
（Ｅ）はエミッタノードとなり、ノードＢ2 はベースノ
ードを構成し、かつノード（Ｂ1 ）は保護トランジスタ
ＱＳのコレクタノードとなる。これらの条件では、ノー
ド（Ｂ2 ）上のポテンシャルがノード（Ｅ）上のポテン
シャルより低いため、保護トランジスタＱＳはオンにな
り、従ってノード（Ｅ）及び（Ｂ1 ）を実際に短絡す
る。
（Ｖcc＝０）かつ増幅器の出力ターミナルＯｕｔが偶発
的にサプライ電圧（Ｖbatt）に接続された時に、保護ト
ランジスタＱＳは逆飽和ゾーンで機能し、従ってノード
（Ｅ）はエミッタノードとなり、ノードＢ2 はベースノ
ードを構成し、かつノード（Ｂ1 ）は保護トランジスタ
ＱＳのコレクタノードとなる。これらの条件では、ノー
ド（Ｂ2 ）上のポテンシャルがノード（Ｅ）上のポテン
シャルより低いため、保護トランジスタＱＳはオンにな
り、従ってノード（Ｅ）及び（Ｂ1 ）を実際に短絡す
る。
【００１５】保護回路の正確な動作のためには、バイア
ス抵抗ＲＰ１及びＲＰ２と保護トランジスタＱＳの飽和
抵抗（Ｒsat ）との間の比を適切に決定してノード
（Ｅ）及び（Ｂ1 ）間の電圧が逆バイアスされたトラン
ジスタＱ１を導電状態にするためには不十分なようにす
べきである。従って保護トランジスタＱＳは、コレクタ
の負荷ＲＰ１を考慮に入れることによりそのコレクタと
そのエミッタ間の比較的低い電圧で飽和する。
ス抵抗ＲＰ１及びＲＰ２と保護トランジスタＱＳの飽和
抵抗（Ｒsat ）との間の比を適切に決定してノード
（Ｅ）及び（Ｂ1 ）間の電圧が逆バイアスされたトラン
ジスタＱ１を導電状態にするためには不十分なようにす
べきである。従って保護トランジスタＱＳは、コレクタ
の負荷ＲＰ１を考慮に入れることによりそのコレクタと
そのエミッタ間の比較的低い電圧で飽和する。
【００１６】本発明の対象である保護デバイスはそれに
限定されないが主としてモノリチックに集積された増幅
器用として考案されているという観点から、図５のダイ
アグラムを参照することによりある種の考慮が良好に理
解される。図５を参照すると、保護トランジスタＱＳが
通電しなければならない最大電流が式Ｉc ≒Ｖbatt／Ｒ
Ｐ１によりほぼ与えられることが分かる。ＲＰ１が比較
的低い値を有すると、電流Ｉc は比較的高くなる（例え
ばバッテリ電圧Ｖbatt,max＝18Ｖ及びＲＰ１＝150 Ωで
あると電流Ｉc ,maxは約120 ｍＡである）。これは保護
トランジスタＱＳが有する飽和抵抗の最大値に限界を与
える。
限定されないが主としてモノリチックに集積された増幅
器用として考案されているという観点から、図５のダイ
アグラムを参照することによりある種の考慮が良好に理
解される。図５を参照すると、保護トランジスタＱＳが
通電しなければならない最大電流が式Ｉc ≒Ｖbatt／Ｒ
Ｐ１によりほぼ与えられることが分かる。ＲＰ１が比較
的低い値を有すると、電流Ｉc は比較的高くなる（例え
ばバッテリ電圧Ｖbatt,max＝18Ｖ及びＲＰ１＝150 Ωで
あると電流Ｉc ,maxは約120 ｍＡである）。これは保護
トランジスタＱＳが有する飽和抵抗の最大値に限界を与
える。
【００１７】横型の集積トランジスタが十分に低い飽和
抵抗を提供できないとすると、図示の例のパワートラン
ジスタＱ１のように、保護トランジスタＱＳは分離され
たコレクタを有する縦型トランジスタ例えばＩＣＶＰＮ
Ｐの形態で形成される。非常に起こり易いが、保護トラ
ンジスタＱＳの設計ディメンジョンが比較的大きいと、
トランジスタＱＳ及びバイアス抵抗ＲＰ２から成る保護
デバイスをパワートランジスタＱ１の集積構造を含む同
じ「ポケット」内に集積することが可能であり、これに
より半導体のエリアをセーブする。
抵抗を提供できないとすると、図示の例のパワートラン
ジスタＱ１のように、保護トランジスタＱＳは分離され
たコレクタを有する縦型トランジスタ例えばＩＣＶＰＮ
Ｐの形態で形成される。非常に起こり易いが、保護トラ
ンジスタＱＳの設計ディメンジョンが比較的大きいと、
トランジスタＱＳ及びバイアス抵抗ＲＰ２から成る保護
デバイスをパワートランジスタＱ１の集積構造を含む同
じ「ポケット」内に集積することが可能であり、これに
より半導体のエリアをセーブする。
【００１８】図６は本発明の保護デバイスのこのような
集積の態様を示している。保護トランジスタＱＳはパワ
ートランジスタＱ１のインターディジィト構造のフィン
ガ間に意図的に形成された「付加的なフィンガ」の形態
で形成される。保護トランジスタＱＳの構造は、次の特
殊性を除いて、パワートランジスタＱ１の集積構造に属
する他のフィンガの構造に実質的に類似している。 ａ）コレクタＱＳ（図４のノードＥ）はパワートランジ
スタＱ１のコレクタと共通であるため、後者のコレクタ
構造も保護トランジスタＱＳの付加構造のコレクタとし
ても使用できる。 ｂ）保護トランジスタＱＳのエミッタ（図４のノードＢ
1 ）が金属路を通してパワートランジスタＱ１のベース
領域に接続されている。 ｃ）バイアス抵抗ＲＰ２は、パワートランジスタＱ１の
ｎ−タイプベース領域中にｐ−タイプ拡散部を形成する
ことにより実現でき、従ってこれは集積抵抗の「ポケッ
ト」領域を示している。
集積の態様を示している。保護トランジスタＱＳはパワ
ートランジスタＱ１のインターディジィト構造のフィン
ガ間に意図的に形成された「付加的なフィンガ」の形態
で形成される。保護トランジスタＱＳの構造は、次の特
殊性を除いて、パワートランジスタＱ１の集積構造に属
する他のフィンガの構造に実質的に類似している。 ａ）コレクタＱＳ（図４のノードＥ）はパワートランジ
スタＱ１のコレクタと共通であるため、後者のコレクタ
構造も保護トランジスタＱＳの付加構造のコレクタとし
ても使用できる。 ｂ）保護トランジスタＱＳのエミッタ（図４のノードＢ
1 ）が金属路を通してパワートランジスタＱ１のベース
領域に接続されている。 ｃ）バイアス抵抗ＲＰ２は、パワートランジスタＱ１の
ｎ−タイプベース領域中にｐ−タイプ拡散部を形成する
ことにより実現でき、従ってこれは集積抵抗の「ポケッ
ト」領域を示している。
【００１９】図４がＳＰＵ条件下にあるとノード
（Ｂ1 ）がＲＰ２抵抗の集積「ボディ」と比較して高い
電圧にあり従って前記抵抗が正確にバイアスされている
ため、これが可能になる。通常の動作条件では、ＲＰ２
抵抗を構成するｐ−タイプ拡散部の最大電圧はサプライ
電圧Ｖccと等しく、従ってその中にそれが形成されるｎ
−タイプ領域の電圧より高くなる。このような（バイア
ス抵抗ＲＰ２を構成する）ｐ−拡散部はトランジスタＱ
１用の補助「エミッタ」（比較的小サイズ）としての挙
動を示すため、これはパワートランジスタＱ１の通常の
機能を損なわない。ＲＰ２の一方のターミナルは保護ト
ランジスタＱＳのベース領域（ノードＢ2 ）に接続さ
れ、かつ他のターミナルはそれがパワートランジスタＱ
１の集積構造のエミッタ領域に接続されているため近接
したサプライ金属（ノードＣ）に接続されている。
（Ｂ1 ）がＲＰ２抵抗の集積「ボディ」と比較して高い
電圧にあり従って前記抵抗が正確にバイアスされている
ため、これが可能になる。通常の動作条件では、ＲＰ２
抵抗を構成するｐ−タイプ拡散部の最大電圧はサプライ
電圧Ｖccと等しく、従ってその中にそれが形成されるｎ
−タイプ領域の電圧より高くなる。このような（バイア
ス抵抗ＲＰ２を構成する）ｐ−拡散部はトランジスタＱ
１用の補助「エミッタ」（比較的小サイズ）としての挙
動を示すため、これはパワートランジスタＱ１の通常の
機能を損なわない。ＲＰ２の一方のターミナルは保護ト
ランジスタＱＳのベース領域（ノードＢ2 ）に接続さ
れ、かつ他のターミナルはそれがパワートランジスタＱ
１の集積構造のエミッタ領域に接続されているため近接
したサプライ金属（ノードＣ）に接続されている。
【図１】偶発的なＳＰＵ条件を説明する電気的なダイア
グラム。
グラム。
【図２】ＳＰＵ条件の発生の結果として破壊的なブレー
グダウンを更に受け易い増幅器の出力段の素子を示す回
路図。
グダウンを更に受け易い増幅器の出力段の素子を示す回
路図。
【図３】本発明の保護デバイスが装着され、起こり得る
ブレーグダウンを受け易い図２の出力段の素子の部分的
なダイアグラム。
ブレーグダウンを受け易い図２の出力段の素子の部分的
なダイアグラム。
【図４】本発明の保護デバイスの一態様を示す図。
【図５】図４の保護デバイスの機能的ダイアグラム。
【図６】その中に付加的なＳＰＵ保護トランジスタが形
成されたパワートランジスタのインターディジィト集積
構造のレイアウト。
成されたパワートランジスタのインターディジィト集積
構造のレイアウト。
Ｑ１・・・パワートランジスタ ＱＳ・・・保護トラン
ジスタ Ｓ１・・・保護スイッチ Ｏｕｔ・・・出力ノ
ード ＲＰ１、２・・・バイアス抵抗 Ｖcc・・・サプ
ライレール
ジスタ Ｓ１・・・保護スイッチ Ｏｕｔ・・・出力ノ
ード ＲＰ１、２・・・バイアス抵抗 Ｖcc・・・サプ
ライレール
フロントページの続き (72)発明者 アンドレア・ファッシナ イタリア国 ミラノ 20155 ヴィア・エ ルコラノ（番地なし) (72)発明者 パオロ・フェラーリ イタリア国 ガララテ 21013 ヴィア・ エッフェ・カバロッティ 14
Claims (6)
- 【請求項１】 サプライレールに接続されたエミッタ及
び出力ノードに接続されたコレクタを有するトランジス
タを含んで成る出力段において、 前記第１のトランジスタと機能的に同一タイプであり、
第１のトランジスタのベースに接続されたエミッタ、前
記出力ノードに接続されたコレクタ及び前記サプライレ
ールにバイアス抵抗を通して接続されているベースを有
する保護トランジスタを含んで成ることを特徴とする出
力段。 - 【請求項２】 前記第１のトランジスタ及び前記保護ト
ランジスタが両者ともＰＮＰトランジスタである請求項
１に記載の出力段。 - 【請求項３】 回路に電力が与えられていない間の、サ
プライレールと出力段の出力ノード間に接続されたＰＮ
Ｐトランジスタを該ＰＮＰトランジスタのコレクタが接
続されている出力ノードのパワーバッテリの正極との偶
発的な短絡の効果から保護するデバイスにおいて、 前記ＰＮＰトランジスタのベースに接続されたエミッ
タ、前記出力段の出力ノードに接続されたコレクタ及び
バイアス抵抗を通して回路のサプライレールに接続され
たベースを有する第２の保護ＰＮＰトランジスタを含ん
で成ることを特徴とする保護デバイス。 - 【請求項４】 前記ＰＮＰ出力トランジスタがモノリチ
ックに集積された回路の分離れたポケット内に含まれる
インターディジィト構造を有する分離されたコレクタを
有する縦型トランジスタであり、 前記第２の保護ＰＮＰトランジスタが、出力トランジス
タのインターディジィト構造の付加的なフィンガの形態
の前記分離されたポケット内に形成されている請求項３
に記載の保護デバイス。 - 【請求項５】 前記バイアス抵抗が、前記出力ＰＮＰト
ランジスタの前記インターディジィト構造のベース領域
内に全体として含まれる拡散領域の形態で集積されてい
る請求項４に記載の保護デバイス。 - 【請求項６】 出力段の回路に電力が与えられていない
間の、ＰＮＰトランジスタのコレクタが接続されている
出力ノードのバッテリの正極との偶発的な短絡の効果か
ら出力段の前記ＰＮＰトランジスタを保護する方法にお
いて、 回路に電力が与えられていない間の出力ノードとバッテ
リの正極との前記偶発的な短絡の発生を検出し、 このような事態の検出に敏感な手段により、前記出力Ｐ
ＮＰトランジスタのベースノードを前記出力ノードと短
絡させることを含んで成ることを特徴とする保護方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP93830071A EP0613238B1 (en) | 1993-02-24 | 1993-02-24 | Limitation of current absorption under short-to-plus-unpowered (SPU) conditions of the output node of an amplifier |
| IT93830071.2 | 1993-02-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303047A true JPH06303047A (ja) | 1994-10-28 |
| JP3498755B2 JP3498755B2 (ja) | 2004-02-16 |
Family
ID=8215125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05275094A Expired - Fee Related JP3498755B2 (ja) | 1993-02-24 | 1994-02-24 | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5515224A (ja) |
| EP (1) | EP0613238B1 (ja) |
| JP (1) | JP3498755B2 (ja) |
| DE (1) | DE69329489D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106454171A (zh) * | 2016-11-15 | 2017-02-22 | 深圳市视维科技有限公司 | 机顶盒ca卡供电电路 |
| KR101991652B1 (ko) * | 2018-10-01 | 2019-09-30 | 김연석 | 재생에너지용 컨베이어 건조 시스템 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0332906B1 (de) * | 1988-03-15 | 1993-05-12 | Erwin Maier | Gehrungslehre |
| GB2228639B (en) * | 1989-02-17 | 1992-07-15 | Motorola Semiconducteurs | Protected darlington transistor arrangement |
-
1993
- 1993-02-24 EP EP93830071A patent/EP0613238B1/en not_active Expired - Lifetime
- 1993-02-24 DE DE69329489T patent/DE69329489D1/de not_active Expired - Fee Related
-
1994
- 1994-02-07 US US08/192,426 patent/US5515224A/en not_active Expired - Lifetime
- 1994-02-24 JP JP05275094A patent/JP3498755B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3498755B2 (ja) | 2004-02-16 |
| DE69329489D1 (de) | 2000-11-02 |
| EP0613238A1 (en) | 1994-08-31 |
| US5515224A (en) | 1996-05-07 |
| EP0613238B1 (en) | 2000-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1500143B1 (en) | Low input capacitance electrostatic discharge protection circuit utilizing feedback | |
| US7087938B2 (en) | ESD protective circuit with collector-current-controlled triggering for a monolithically integrated circuit | |
| JP5024808B2 (ja) | 集積回路のための入力段ｅｓｄ保護 | |
| EP0533640B1 (en) | Electrostatic discharge protective device having a reduced current leakage | |
| EP1236229B1 (en) | Circuit for protection of differential amplifier inputs against electrostatic discharge | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| JP3678156B2 (ja) | 静電気保護回路 | |
| JP2001185686A (ja) | 半導体集積装置 | |
| US6108181A (en) | Electrostatic discharge (ESD) circuit | |
| US5532896A (en) | Distributed silicon controlled rectifiers for ESD protection | |
| JP3498755B2 (ja) | 増幅器の出力ノードのｓｐｕ条件下の保護デバイス | |
| US5821601A (en) | Bipolar semiconductor integrated circuit with a protection circuit | |
| US5627715A (en) | Circuit construction for protective biasing | |
| JPH084123B2 (ja) | モノリシツクな集積回路中のパラシチツクなトランジスタ−の駆動効果に対する保護デバイス | |
| JP2684228B2 (ja) | コレクタ側に共振性負荷を有する電力デバイスのための集積化駆動回路におけるバイポーラトランジスタの降伏に対する保護用デバイス | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| JP2003163271A (ja) | 半導体保護装置 | |
| JPS5915508Y2 (ja) | 保護回路 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH0719879B2 (ja) | 半導体集積回路装置 | |
| JPS628966B2 (ja) | ||
| JPS62142344A (ja) | 保護装置 | |
| JPH04247648A (ja) | 静電対策トランジスタを有するｉｃ回路 | |
| JPH05335494A (ja) | 静電保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |