JPS58135679A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS58135679A JPS58135679A JP1761582A JP1761582A JPS58135679A JP S58135679 A JPS58135679 A JP S58135679A JP 1761582 A JP1761582 A JP 1761582A JP 1761582 A JP1761582 A JP 1761582A JP S58135679 A JPS58135679 A JP S58135679A
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- protective film
- etching
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 3
- 229910017401 Au—Ge Inorganic materials 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 229910052759 nickel Inorganic materials 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 210000000744 eyelid Anatomy 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発倒は、ソース電極、ドレイン電極に自己整合してケ
ート電ａｔ形成する電界効果トランジスタの製造方法に
関するものである。
ート電ａｔ形成する電界効果トランジスタの製造方法に
関するものである。
従来、電界効果トランジスタに高周波動作を目指してゲ
ート長の短縮がはかられ、また量産性。
ート長の短縮がはかられ、また量産性。
歩留９同上のため自己整合法がと９入れられてきた。従
来のこの種の技術では、ゲート電極に対してソース、ド
レイン電ｍｔ−自己整合的に得るものが殆どであった。
来のこの種の技術では、ゲート電極に対してソース、ド
レイン電ｍｔ−自己整合的に得るものが殆どであった。
その例を第１図に示す。能動層１２上にショットキ接合
を得る金ＪＩＩ１３を被着し、フォトレジスト１４ｋ、
ゲートパタンに形成した後、金ｆｉ １３ ＠フォトレ
ジスト・ゲートパタン１４よりも狭くなるように過剰に
エツチングする。次にオーミック金属管蒸着し、ソース
電極肋、ドレイン電極Ｉｎ形成するか、この場合ソース
、ドレイ／電極はゲート電極１３に対゛して自己整合的
ｒｃ足められる。この製造方法では、ソース、ドレイン
間距離ｔＢＤがフォトレジスト・ゲートパタン１４によ
って決定されるという特長を有するか、ゲート長１に１
−以下に短縮してゆくとエツチングの制御性か急く、歩
＊り、蓋産性か劣化するという欠点があった。またこの
方法では、ゲート電極はオーミック熱処理１根を経るた
め、ゲート金属は耐熱性の高い金属ｔｊ８択しなけれは
ならないという制限を受本発明はこれらの欠点を除去す
る丸めソース電極、ドレイン電極を先に形成しておき、
これらの電極に自己整合的にゲート電極ｔ−形成するも
のである。
を得る金ＪＩＩ１３を被着し、フォトレジスト１４ｋ、
ゲートパタンに形成した後、金ｆｉ １３ ＠フォトレ
ジスト・ゲートパタン１４よりも狭くなるように過剰に
エツチングする。次にオーミック金属管蒸着し、ソース
電極肋、ドレイン電極Ｉｎ形成するか、この場合ソース
、ドレイ／電極はゲート電極１３に対゛して自己整合的
ｒｃ足められる。この製造方法では、ソース、ドレイン
間距離ｔＢＤがフォトレジスト・ゲートパタン１４によ
って決定されるという特長を有するか、ゲート長１に１
−以下に短縮してゆくとエツチングの制御性か急く、歩
＊り、蓋産性か劣化するという欠点があった。またこの
方法では、ゲート電極はオーミック熱処理１根を経るた
め、ゲート金属は耐熱性の高い金属ｔｊ８択しなけれは
ならないという制限を受本発明はこれらの欠点を除去す
る丸めソース電極、ドレイン電極を先に形成しておき、
これらの電極に自己整合的にゲート電極ｔ−形成するも
のである。
前記の目的を達成するため、不発明はショットキ・ゲー
ト形電界効果トランジスタにおいて、高抵抗基板上に形
成した半導体能動層表面を檀う第１の保ＳＳのソース領
域、ドレイン領域上フォトレジスト【マスクとして選択
的にエツチング除去し、半導体能動層表面ｔＩＩ出さザ
ると同時にソース領域とドレイン領域とにはさ筐れたゲ
ート領域ｔ４１５第１の保臘膜をサイドエツチングし、
ゲート領域ｔａＩう７オトレジストのマスクツくターン
よりも狭くする工程と、前工程においてもちい友フォト
レジストマスクｔそのｔｔマスクとしてソース領域、ド
レイン領域の露出した半導体能動層表面にオーム性接触
となる金属層ｔ＠ｌの保Ｍ！膜よりも薄く被着する工程
と、フォトレジストおよびフォトレジストに被着した金
属を除去しソース電極、ドレイン電ｍｔ−形成する工程
と、ソース、ドレイン電極表面及びその周囲のサイドエ
ッチ部よりなる窪みｔ−第２の保饅膜で覆い第１の保Ｉ
ｌ膜の表面とほぼ同一の高さになるよう［１める工程と
、ゲート領域の露出した第１の保饅膜のみを選択的にエ
ツチングし、ゲート領域の半導体能動層表面を露出させ
る工程と、ソース電極、ドレイン電極ｔ−ａう第２の保
ｌＩ換ｔマスクとしてゲート用金属を被着してゲート領
域の半導体能動層表面にソース、ドレイン電極に自己整
合したゲート電極を形成する工程とよりなることｔ−特
徴とする電１効呆トランジスタの製造方法全発明の費旨
とするものでおる。
ト形電界効果トランジスタにおいて、高抵抗基板上に形
成した半導体能動層表面を檀う第１の保ＳＳのソース領
域、ドレイン領域上フォトレジスト【マスクとして選択
的にエツチング除去し、半導体能動層表面ｔＩＩ出さザ
ると同時にソース領域とドレイン領域とにはさ筐れたゲ
ート領域ｔ４１５第１の保臘膜をサイドエツチングし、
ゲート領域ｔａＩう７オトレジストのマスクツくターン
よりも狭くする工程と、前工程においてもちい友フォト
レジストマスクｔそのｔｔマスクとしてソース領域、ド
レイン領域の露出した半導体能動層表面にオーム性接触
となる金属層ｔ＠ｌの保Ｍ！膜よりも薄く被着する工程
と、フォトレジストおよびフォトレジストに被着した金
属を除去しソース電極、ドレイン電ｍｔ−形成する工程
と、ソース、ドレイン電極表面及びその周囲のサイドエ
ッチ部よりなる窪みｔ−第２の保饅膜で覆い第１の保Ｉ
ｌ膜の表面とほぼ同一の高さになるよう［１める工程と
、ゲート領域の露出した第１の保饅膜のみを選択的にエ
ツチングし、ゲート領域の半導体能動層表面を露出させ
る工程と、ソース電極、ドレイン電極ｔ−ａう第２の保
ｌＩ換ｔマスクとしてゲート用金属を被着してゲート領
域の半導体能動層表面にソース、ドレイン電極に自己整
合したゲート電極を形成する工程とよりなることｔ−特
徴とする電１効呆トランジスタの製造方法全発明の費旨
とするものでおる。
次に本発明の実施例ｔ＃＆附−向について説明する。な
お実施例に一つの例示であって１本発明の精神を逸脱し
ない範囲内で、槍々の変更あるいに改良を行いうること
に云うまでもない。
お実施例に一つの例示であって１本発明の精神を逸脱し
ない範囲内で、槍々の変更あるいに改良を行いうること
に云うまでもない。
第２凶ａ〜１に本発明の実施例を示すｏｌにおいて、Ｓ
ｉ 、 ＧａＡｓ 、 ＩｎＰ等の半導体基板ｎの能動
層ｎ上音一様に複機する厚さ０．３〜１．０Ｐｍの第１
の保ｍ膜２３１ＰＩｌえはプラズマＣＶＤ ＳｉＮ 、
プラズマＣＶＤ ５１０ｍ 、 スバｙ ｆｉ Ｓ
ＩＮ 、 入／ニア ｐ ＳｉＯ嘗ナトにソース領域、
ドレイン領域ｔエツチングして開孔する友めのフォトレ
ジストマスク２４ 、２５ 、 ｚｔ影形成る（第２図
ａ）Ｏフオトレジス）２４，２５゜２６會マスクとして
Ｉ！ｌの保１１１１２３にエツチング除去して、ソース
、ドレイン領域の半導体能動層表面ｔｍ出させる。この
時、等方性のあるエツチング力えば公知の化学エツチン
グ、プラズマエツチング等を用いてサイドエツチングし
、ゲート領域の保１ｌＩＩＢ２７′にレジストマスク訪
よりも狭くなるようにする０後述する如＜、４ＦＩＡ＊
＠２７の上端部がゲート電極のゲート長Ｌｙｔ−決足す
る（第２図ｂ）。
ｉ 、 ＧａＡｓ 、 ＩｎＰ等の半導体基板ｎの能動
層ｎ上音一様に複機する厚さ０．３〜１．０Ｐｍの第１
の保ｍ膜２３１ＰＩｌえはプラズマＣＶＤ ＳｉＮ 、
プラズマＣＶＤ ５１０ｍ 、 スバｙ ｆｉ Ｓ
ＩＮ 、 入／ニア ｐ ＳｉＯ嘗ナトにソース領域、
ドレイン領域ｔエツチングして開孔する友めのフォトレ
ジストマスク２４ 、２５ 、 ｚｔ影形成る（第２図
ａ）Ｏフオトレジス）２４，２５゜２６會マスクとして
Ｉ！ｌの保１１１１２３にエツチング除去して、ソース
、ドレイン領域の半導体能動層表面ｔｍ出させる。この
時、等方性のあるエツチング力えば公知の化学エツチン
グ、プラズマエツチング等を用いてサイドエツチングし
、ゲート領域の保１ｌＩＩＢ２７′にレジストマスク訪
よりも狭くなるようにする０後述する如＜、４ＦＩＡ＊
＠２７の上端部がゲート電極のゲート長Ｌｙｔ−決足す
る（第２図ｂ）。
フォトレジストマスク２４，２５．２６ｉマスクとして
、オーム性接触となる金属ガえばＡｕ−Ｇｅ／Ｎｉ 、
Ａｕ−Ｇｅ／Ａｕ等ｔソース領域、ドレイン領域の露
出した表面に保論ｌｌｌＩ２７より薄＜０．１〜０．５
Ｑｓ程度に被着する。この時、ソース電極、ドレイン電
極加、２９とゲート領域の保Ｉｉ膜Ｔとの関にはサイド
エツチングに相当する丁き関’ｓｆ 、ｔｆｄが存在す
る（第２Ｅｅ）。フォトレジスト２４，２６．２６及び
それに被層した金属をリフトオフにより除去し、オーミ
ック熱処理して、ソース、ドレイン電＠２Ｂ 、 ２９
ｉ形成する（１！２１１Ｖｄ）ｏ次にソース電極、ドレ
イン電極の存在する領域の窪みｔ保１１ｍ［２７とは異
なる第２の保＠１１３Ｇ、Ｍえばフォトレジスト、ポリ
イミドなどで埋め、ソース、ドレイン電ａｔ覆う。
、オーム性接触となる金属ガえばＡｕ−Ｇｅ／Ｎｉ 、
Ａｕ−Ｇｅ／Ａｕ等ｔソース領域、ドレイン領域の露
出した表面に保論ｌｌｌＩ２７より薄＜０．１〜０．５
Ｑｓ程度に被着する。この時、ソース電極、ドレイン電
極加、２９とゲート領域の保Ｉｉ膜Ｔとの関にはサイド
エツチングに相当する丁き関’ｓｆ 、ｔｆｄが存在す
る（第２Ｅｅ）。フォトレジスト２４，２６．２６及び
それに被層した金属をリフトオフにより除去し、オーミ
ック熱処理して、ソース、ドレイン電＠２Ｂ 、 ２９
ｉ形成する（１！２１１Ｖｄ）ｏ次にソース電極、ドレ
イン電極の存在する領域の窪みｔ保１１ｍ［２７とは異
なる第２の保＠１１３Ｇ、Ｍえばフォトレジスト、ポリ
イミドなどで埋め、ソース、ドレイン電ａｔ覆う。
これにガえは次のようにして行う０まず全面に第２の保
ｍ膜３０ｆ１えばレジストあるいはポリイミドを１．０
〜２．０ ｐｍの厚さに塗布し、その表面を平坦化する
（＠２図ｅ）ｏ次に第２の保護１ａａｏ’を例えば酸素
プラズマによるエツチングにより表向から均一にエツチ
ング除去して行１！、第１の保ｍ膜Ｔり表面か襲出した
ところでエツチングｔやめ、ソース、ドレイン電ｍは第
２の保瞼換（資）に嶺われ九１１にしておく。これは、
ソース、ドレイン電極の厚さが保繰験ηよりも薄いこと
から可能である（ｍ２１Ｗｆ）ｏ、次にケート領域ヲ嫌
う保ｓｉ換ｙｔ、Ｎ８６３１ 、３２’ｌエツチングし
ないように選択的ＶＣエツチング除去し、ゲート領域の
半導体能動層表面を露出させる（第２図ｔ）。ソース亀
檎、トレイン電４ｋを債う保繰＠３１，３２’ｊマスク
としてゲート領域の能動層表面にゲート用金属ガえばＭ
。
ｍ膜３０ｆ１えばレジストあるいはポリイミドを１．０
〜２．０ ｐｍの厚さに塗布し、その表面を平坦化する
（＠２図ｅ）ｏ次に第２の保護１ａａｏ’を例えば酸素
プラズマによるエツチングにより表向から均一にエツチ
ング除去して行１！、第１の保ｍ膜Ｔり表面か襲出した
ところでエツチングｔやめ、ソース、ドレイン電ｍは第
２の保瞼換（資）に嶺われ九１１にしておく。これは、
ソース、ドレイン電極の厚さが保繰験ηよりも薄いこと
から可能である（ｍ２１Ｗｆ）ｏ、次にケート領域ヲ嫌
う保ｓｉ換ｙｔ、Ｎ８６３１ 、３２’ｌエツチングし
ないように選択的ＶＣエツチング除去し、ゲート領域の
半導体能動層表面を露出させる（第２図ｔ）。ソース亀
檎、トレイン電４ｋを債う保繰＠３１，３２’ｊマスク
としてゲート領域の能動層表面にゲート用金属ガえばＭ
。
Ｔｉ／Ａｎ 、 Ｔｉ／Ｐｔ／Ａｕ ’ｌｌｊ ｔ Ｏ
，３〜０．９ Ｐｗａ ｆｉ度被着させると、−ソース
電極、ドレイン電４ｋに自己整合したゲート電極３３か
形成される（第２図ｈ）ｏこのとき、保＄ｌｌｌ３１，
３２の形状に、逆台形となっており、ゲート金縞は容易
にす７トオフされる（第２図ｉ）。ゲート電極のゲート
長Ｌｔはゲート領域を機っていた保１１１＆Ｉ２７によ
って決められていることが判るみ従って、ゲート長は、
保繰１Ｉ２７ｔ−サイドエツチングで加工することによ
って容易に翅くできる。ソース、ドレイン電極ｔａう保
［ｉ＠３１，３２及びそれに被層した金属を除去して、
電界効果トランジスタを得る。
，３〜０．９ Ｐｗａ ｆｉ度被着させると、−ソース
電極、ドレイン電４ｋに自己整合したゲート電極３３か
形成される（第２図ｈ）ｏこのとき、保＄ｌｌｌ３１，
３２の形状に、逆台形となっており、ゲート金縞は容易
にす７トオフされる（第２図ｉ）。ゲート電極のゲート
長Ｌｔはゲート領域を機っていた保１１１＆Ｉ２７によ
って決められていることが判るみ従って、ゲート長は、
保繰１Ｉ２７ｔ−サイドエツチングで加工することによ
って容易に翅くできる。ソース、ドレイン電極ｔａう保
［ｉ＠３１，３２及びそれに被層した金属を除去して、
電界効果トランジスタを得る。
以上述べたように、本発明によれば、ゲート電極がソー
ス、ドレイン電極に対して、マスク合せｔ用いずに自己
整合的に定められる。筐九、ソース・ゲート間距離及び
ゲート・ドレイン間距ａｔＩＦ購以下ｒｃまで等距１１
１に足めることか出来、ソース・ゲート間、ゲート・ド
レイン関Ｕ［列抵抗を著しく減少させることができる。
ス、ドレイン電極に対して、マスク合せｔ用いずに自己
整合的に定められる。筐九、ソース・ゲート間距離及び
ゲート・ドレイン間距ａｔＩＦ購以下ｒｃまで等距１１
１に足めることか出来、ソース・ゲート間、ゲート・ド
レイン関Ｕ［列抵抗を著しく減少させることができる。
かつ、ゲート長ｔ１μｍ以下にすることが害鳥であり、
またゲート長を蝮縮しても１ゲ一ト金属層を充分厚くす
ることができるので、ゲート抵抗の低減がはかられる。
またゲート長を蝮縮しても１ゲ一ト金属層を充分厚くす
ることができるので、ゲート抵抗の低減がはかられる。
これらｃＤ特長により、電界効果トランジスタの特性と
して、相互コンダクタンスの増大、高岡液化かはかられ
、筐た。集積回路に於いては、低電力化、高速化かはか
れる。
して、相互コンダクタンスの増大、高岡液化かはかられ
、筐た。集積回路に於いては、低電力化、高速化かはか
れる。
第１図に従来ゲート電極に対するソース及びドレイン電
極の自己整合法による電界効果トランジスタり断面図で
ある。 ＠２図ａ−ｉは不発ＦＩＡ（ｔＪソース及びドレイン電
極に対するゲート電極の自己整合法による電界効果トラ
ンジスタの製造工Ｓを示す。 １１ 、２１・・・・・・＾抵抗半導体基板、１２，２
２・−・・・・半導体能動層、１３．３３・・・・・・
ゲート用金属層％１４ 、２４ 。 ６．２６・・・・・・フォトレジスト、１５ 、 Ｌ）
’、 １６ 、１６’、 ２８゜四・・・・・・オーミ
ック金輌層、 ２３．２７・−・・・・第１の保謙換、
加、 ３１ 、３２・・・・・・第２の保―績特許出願
人 日不電信電話公社 第１図 第２図 第２図
極の自己整合法による電界効果トランジスタり断面図で
ある。 ＠２図ａ−ｉは不発ＦＩＡ（ｔＪソース及びドレイン電
極に対するゲート電極の自己整合法による電界効果トラ
ンジスタの製造工Ｓを示す。 １１ 、２１・・・・・・＾抵抗半導体基板、１２，２
２・−・・・・半導体能動層、１３．３３・・・・・・
ゲート用金属層％１４ 、２４ 。 ６．２６・・・・・・フォトレジスト、１５ 、 Ｌ）
’、 １６ 、１６’、 ２８゜四・・・・・・オーミ
ック金輌層、 ２３．２７・−・・・・第１の保謙換、
加、 ３１ 、３２・・・・・・第２の保―績特許出願
人 日不電信電話公社 第１図 第２図 第２図
Claims (1)
- 【特許請求の範囲】 ショットキ・ゲート形電界効果トランジスタにおいて、 （イ）高抵抗基板上に形成し九半導体能動層表面を嶺う
第１の保＠膜のソース領域、ドレイン領域をフォトレジ
ストをマスクとして選択的にエツチング除去し、半導体
能動層表面を露出させると同時にソース領域とドレイン
領域とＫはさまれたゲート領域ｔｓＩう第１の保験膜ｔ
サイドエツチングし、ゲート領域ｔｓｉう７オトレジス
トのマスクパターンよりも狭くする工程と。 （ロ） 前工程ｖｃおいてもちいたフォトレジストｉス
クをそのままマスクとしてソース領域、ドレイン領域の
露出した半導体能動層表向７にオーム性接触となる金属
層を第１の保護膜よりも薄く被着する工程と、 ｅ） フォトレジストおよびフォトレジストに被着した
金属を除去しソース電極、ドレイン電ａｔ形成する工程
と、 に） ソース、ドにイン３．電極！！！面及びその周囲
のサイドエッチ部よりなる極みを第２０保麹換で嫌い第
１の保護膜の表面とはは同一の高さになるように纏める
。工程と、 （ホ） ゲート領域の露出した第１の保護膜のみｔ選択
的にエツチングし、ゲート領域の半導体能動層表［ＩＫ
露出させる工程と。 （へ） ソース電極、ドレイン電極ｔａ５第２の保護膜
ｔマスクとしてゲート用金属を被着してゲート領域の半
導体能動層表面にソース、ドレイン電極に自己整合した
ゲート電＆に形成する工程とよりなることｔ−特徴とす
る電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761582A JPS58135679A (ja) | 1982-02-08 | 1982-02-08 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761582A JPS58135679A (ja) | 1982-02-08 | 1982-02-08 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58135679A true JPS58135679A (ja) | 1983-08-12 |
Family
ID=11948777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1761582A Pending JPS58135679A (ja) | 1982-02-08 | 1982-02-08 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58135679A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59113671A (ja) * | 1982-12-20 | 1984-06-30 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
| FR2583220A1 (fr) * | 1985-06-11 | 1986-12-12 | Thomson Csf | Procede de realisation d'au moins deux metallisations d'un composant semi-conducteur, recouvertes d'une couche de dielectrique et composant obtenu par ce dielectrique |
| JPH01256174A (ja) * | 1988-04-06 | 1989-10-12 | Sumitomo Electric Ind Ltd | ゲート電極の形成方法 |
| US5114871A (en) * | 1988-05-24 | 1992-05-19 | Jones Barbara L | Manufacturing diamond electronic devices |
| US8519393B2 (en) | 2009-12-10 | 2013-08-27 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100979A (en) * | 1976-02-20 | 1977-08-24 | Nec Corp | Production and drive of dual gate schottky barrier gate type fieled ef fect transistor |
-
1982
- 1982-02-08 JP JP1761582A patent/JPS58135679A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52100979A (en) * | 1976-02-20 | 1977-08-24 | Nec Corp | Production and drive of dual gate schottky barrier gate type fieled ef fect transistor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59113671A (ja) * | 1982-12-20 | 1984-06-30 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタの製造方法 |
| FR2583220A1 (fr) * | 1985-06-11 | 1986-12-12 | Thomson Csf | Procede de realisation d'au moins deux metallisations d'un composant semi-conducteur, recouvertes d'une couche de dielectrique et composant obtenu par ce dielectrique |
| JPH01256174A (ja) * | 1988-04-06 | 1989-10-12 | Sumitomo Electric Ind Ltd | ゲート電極の形成方法 |
| US5114871A (en) * | 1988-05-24 | 1992-05-19 | Jones Barbara L | Manufacturing diamond electronic devices |
| US8519393B2 (en) | 2009-12-10 | 2013-08-27 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080182369A1 (en) | T-gate forming method and metamorphic high electron mobility transistor fabricating method using the same | |
| JPS5950567A (ja) | 電界効果トランジスタの製造方法 | |
| JP2637937B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS58135679A (ja) | 電界効果トランジスタの製造方法 | |
| JP3715557B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5832513B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH08274118A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2550608B2 (ja) | 半導体装置の製造方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| TW202115793A (zh) | 歐姆合金接觸區密封層 | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH02285645A (ja) | 半導体装置の製造方法 | |
| JPS61216487A (ja) | 半導体装置の製造方法 | |
| JPS59130479A (ja) | シヨツトキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS58135678A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03109725A (ja) | 半導体装置の製造方法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02189936A (ja) | 半導体装置の製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPH02220449A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH05218092A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6039875A (ja) | 半導体装置の製造方法 |