JPS5812610B2 - コウソクデ−タシヨリソウチ - Google Patents
コウソクデ−タシヨリソウチInfo
- Publication number
- JPS5812610B2 JPS5812610B2 JP50071689A JP7168975A JPS5812610B2 JP S5812610 B2 JPS5812610 B2 JP S5812610B2 JP 50071689 A JP50071689 A JP 50071689A JP 7168975 A JP7168975 A JP 7168975A JP S5812610 B2 JPS5812610 B2 JP S5812610B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- processing
- input
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Processing (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプロセッサを複数個縦続して接続し
、時系列に入力される多量のデータを、順次に引きつづ
いて処理させることにより、マイクロプロセッサの処理
時間に関係なく、データを連続的に処理できるようにし
たものである。
、時系列に入力される多量のデータを、順次に引きつづ
いて処理させることにより、マイクロプロセッサの処理
時間に関係なく、データを連続的に処理できるようにし
たものである。
従来のエレクトロニクス技術では、デイジタル計算機に
おけるデータ演算速度は、使用されているＣＰＵの処理
速度によって限界があり、データが入力してから出力さ
れるまでの時間すなわちスループットタイムが長くなる
と、その間は他の入力データの処理ができず計算機とし
ての能力は減少する。
おけるデータ演算速度は、使用されているＣＰＵの処理
速度によって限界があり、データが入力してから出力さ
れるまでの時間すなわちスループットタイムが長くなる
と、その間は他の入力データの処理ができず計算機とし
ての能力は減少する。
このため、複数個のＣＰＵをもった並列処理方式により
、演算を分担させて演算速度を向上させている。
、演算を分担させて演算速度を向上させている。
この並列方式では１個のＣＰＵが故障しても全体の機能
が停止されない特長があるが、演算処理が終るまでは他
の入力データの書き込みができないので、継続して時系
列に入力されるデータの処理に不向きである。
が停止されない特長があるが、演算処理が終るまでは他
の入力データの書き込みができないので、継続して時系
列に入力されるデータの処理に不向きである。
本発明は、データが時系列に入力されるものにおいて、
集積化された１チツプのマイクロプロセッサＣＰＵをＮ
個縦続して接続し、入力されたデータに対する演算をＮ
個のＣＰＵに順次に行なわせ、処理能力をＮ倍に向上さ
せるデータ処理装置を提供するものである。
集積化された１チツプのマイクロプロセッサＣＰＵをＮ
個縦続して接続し、入力されたデータに対する演算をＮ
個のＣＰＵに順次に行なわせ、処理能力をＮ倍に向上さ
せるデータ処理装置を提供するものである。
第１図は本発明の原理の説明図である。
１０はデータ信号が時系列に入力する制御部でクロツク
カウンタを含んでいる。
カウンタを含んでいる。
１，１１，２１および２ ， １ ２ ， ２２はデー
タメモリ、３．１３．２３はプログラム格納用メモリ、
４，４１．４２は作業用メモリ、５，１５．２５はマイ
クロプロセッサ（以下ＣＰＵという）で、各ＣＰＵには
それぞれ２個のデータメモリが接続され、各ＣＰＵごと
に交互にかつ同時に切り換えが行なわれる。
タメモリ、３．１３．２３はプログラム格納用メモリ、
４，４１．４２は作業用メモリ、５，１５．２５はマイ
クロプロセッサ（以下ＣＰＵという）で、各ＣＰＵには
それぞれ２個のデータメモリが接続され、各ＣＰＵごと
に交互にかつ同時に切り換えが行なわれる。
制御部１０に時系列に入力データが入力されると、まず
、点線矢印の経路によってデータメモリ１に書き込まれ
る。
、点線矢印の経路によってデータメモリ１に書き込まれ
る。
一定量のデータが書き込まれると、データメモリ２に切
り換えられる。
り換えられる。
この切り換えによって、処理経路が実線矢印で示すよう
に変わり、データメモリ１に書き込まれているデータを
ＣＰＵＳで演算処理し、その結果をデータメモリ１２に
書き込むとともに、引きつづいて入力されるデータはデ
ータメモリ２に書き込まれる。
に変わり、データメモリ１に書き込まれているデータを
ＣＰＵＳで演算処理し、その結果をデータメモリ１２に
書き込むとともに、引きつづいて入力されるデータはデ
ータメモリ２に書き込まれる。
データメモリ２に一定量のデータが書き込まれると、Ｃ
ＰＵ５で演算されているデータメモリ１の内容は、演算
結果とともに未処理のデータをデータメモリ１２に書き
込ませ、処理経路を点線の経路に切り換える。
ＰＵ５で演算されているデータメモリ１の内容は、演算
結果とともに未処理のデータをデータメモリ１２に書き
込ませ、処理経路を点線の経路に切り換える。
したがって、入力データは引きつづいてデータメモリ１
に書き込まれ、データメモリ１２に移った内容はＣＰＵ
１５で引きつづいて演算処理が行なわれ、その結果をデ
ータメモリ２１に書き込ませるとともに、ＣＰＵ５はデ
ータメモリ２の内容を処理してその結果を未処理データ
とともにデータメモリ１１に書き込ませる。
に書き込まれ、データメモリ１２に移った内容はＣＰＵ
１５で引きつづいて演算処理が行なわれ、その結果をデ
ータメモリ２１に書き込ませるとともに、ＣＰＵ５はデ
ータメモリ２の内容を処理してその結果を未処理データ
とともにデータメモリ１１に書き込ませる。
つぎのゲート切換えによって実線の処理経路になると、
入カデータは１データメモリ２に書き込まれ、ＣＰＵ５
， １５，２５はそれぞれデータメモリ１′，１１．２
１の内容を同時に演算処理し、ＣＰＵ２５で前段からの
未処理データが処理され、その結果が出力される。
入カデータは１データメモリ２に書き込まれ、ＣＰＵ５
， １５，２５はそれぞれデータメモリ１′，１１．２
１の内容を同時に演算処理し、ＣＰＵ２５で前段からの
未処理データが処理され、その結果が出力される。
第２図は、前記原理による本発明の実施例を示すブロッ
クダイアグラムの一部を示しており、１００，１０１〜
１０８，１１１〜１１８は論理積（アンド）素子からな
るゲートでその出力側あるいは入力側に付した○印は位
相の反転を表わしている。
クダイアグラムの一部を示しており、１００，１０１〜
１０８，１１１〜１１８は論理積（アンド）素子からな
るゲートでその出力側あるいは入力側に付した○印は位
相の反転を表わしている。
Ａはアドレス信号、Ｄはデータ信号、Ｃはゲート切換信
号である。
号である。
第１図と同一符号は同一部分を示しており、プログラム
格納用メモリ３，１３は読み出し専用メモリとしてＲＯ
Ｍを、作業用メモリ４，１４は読み出しと書き込みがで
きるＲＡＭを用いている。
格納用メモリ３，１３は読み出し専用メモリとしてＲＯ
Ｍを、作業用メモリ４，１４は読み出しと書き込みがで
きるＲＡＭを用いている。
なお、データメモリへの書き込み制御の回路を簡単にし
、メモリ（ＲＯＭ） ３ ． １ ３の効率を上げるた
めに、メモリ（ＦＬＡＭ）１ ． ２あるいはメモリ（
ＲＡＭ）１１．１２のアドレスを同一にして、ゲート切
換信号Ｃとゲート１００，１０１〜１０８および１１１
〜１１８により各メモリを制御するようにしている。
、メモリ（ＲＯＭ） ３ ． １ ３の効率を上げるた
めに、メモリ（ＦＬＡＭ）１ ． ２あるいはメモリ（
ＲＡＭ）１１．１２のアドレスを同一にして、ゲート切
換信号Ｃとゲート１００，１０１〜１０８および１１１
〜１１８により各メモリを制御するようにしている。
このように本発明は、１個のマイクロプロセッサに２個
のデータメモリを接続し、その切換ゲートと、プログラ
ム格納用メモリと作業用メモリをそなえた単位処理装置
を複数個縦続して、ゲート切換えにより各ＣＰＵに一方
のデータメモリの処理経路と他方のデータメモリの処理
経路の演算処理を交互に行なわせ、演算結果とともに未
処理データをつぎの学位処理装置のデータメモリに順次
に移し替えて引きつづき、演算処理を行なわせるように
してあるから、最初の単位処理装置は、つねに新しい入
力データを継続して受け入れることが可能であり、スル
ープットタイムが長くなってもＣＰＵの処理時間中の入
力待ち時間がなく、連続して入力データを書き込むこと
ができるので、時系列に連続して入力される多量のデー
タを遂次処理することができる効果がある。
のデータメモリを接続し、その切換ゲートと、プログラ
ム格納用メモリと作業用メモリをそなえた単位処理装置
を複数個縦続して、ゲート切換えにより各ＣＰＵに一方
のデータメモリの処理経路と他方のデータメモリの処理
経路の演算処理を交互に行なわせ、演算結果とともに未
処理データをつぎの学位処理装置のデータメモリに順次
に移し替えて引きつづき、演算処理を行なわせるように
してあるから、最初の単位処理装置は、つねに新しい入
力データを継続して受け入れることが可能であり、スル
ープットタイムが長くなってもＣＰＵの処理時間中の入
力待ち時間がなく、連続して入力データを書き込むこと
ができるので、時系列に連続して入力される多量のデー
タを遂次処理することができる効果がある。
したがって、たとえば、走行する帯状材料の欠陥を検出
するため、光ビームなどを幅方向に走査させ、各走査ご
とに検出データの処理を行なわせるような場合に、本発
明を用いることにより、走査間隔が一走査分の検出デー
タ処理時間によって制限されず、走査間隔の時間に合わ
せて切り換えを行なうようにすればよく、走査間隔を小
さくし検出精度を向上させることができる。
するため、光ビームなどを幅方向に走査させ、各走査ご
とに検出データの処理を行なわせるような場合に、本発
明を用いることにより、走査間隔が一走査分の検出デー
タ処理時間によって制限されず、走査間隔の時間に合わ
せて切り換えを行なうようにすればよく、走査間隔を小
さくし検出精度を向上させることができる。
また、前記のような光ビームによる欠陥検出のほかに、
超音波探傷器や工業用テレビを利用したパターン処理検
出など広い分野に用いることができる。
超音波探傷器や工業用テレビを利用したパターン処理検
出など広い分野に用いることができる。
第１図は本発明の原理説明図、第２図は実施例のブロッ
クダイアグラムである。 １０は制御部、１ ，１ １ ，２１ ，２，１２，２
２はデータメモリ、３，１３，２３はプログラム格納用
メモリ、４，１４．２４は作業用メモリ、５，１ ５
． ２５はマイクロプロセッサ（ＣＰＵ）、Ｉ ００
， １ ０１〜１０８および１１１〜１１８はゲート、
Ａはアドレス信号、Ｃはゲート切換信号、Ｄはデータ信
号である。
クダイアグラムである。 １０は制御部、１ ，１ １ ，２１ ，２，１２，２
２はデータメモリ、３，１３，２３はプログラム格納用
メモリ、４，１４．２４は作業用メモリ、５，１ ５
． ２５はマイクロプロセッサ（ＣＰＵ）、Ｉ ００
， １ ０１〜１０８および１１１〜１１８はゲート、
Ａはアドレス信号、Ｃはゲート切換信号、Ｄはデータ信
号である。
Claims (1)
- １ 時系列に入力されるデータを演算処理する装置にお
いて、１個のマイクロプロセッサと、２個のデータメモ
リと、前記データメモリの切換ゲートと、プログラム格
納用メモリと、作業用メモリとをそなえた学位処理装置
を、複数個縦続して接続し、前記各単位処理装置のゲー
トを共通のゲート切換信号によって切り換え、前段の明
位処理装置の演算結果と未処理データを、つぎの単位処
理装置のデータメモリに入力させることを特徴とするデ
ータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50071689A JPS5812610B2 (ja) | 1975-06-12 | 1975-06-12 | コウソクデ−タシヨリソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50071689A JPS5812610B2 (ja) | 1975-06-12 | 1975-06-12 | コウソクデ−タシヨリソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51147149A JPS51147149A (en) | 1976-12-17 |
| JPS5812610B2 true JPS5812610B2 (ja) | 1983-03-09 |
Family
ID=13467757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50071689A Expired JPS5812610B2 (ja) | 1975-06-12 | 1975-06-12 | コウソクデ−タシヨリソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812610B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5864562A (ja) * | 1981-10-14 | 1983-04-16 | Hitachi Ltd | 信号処理装置 |
| JPH0778825B2 (ja) * | 1983-02-09 | 1995-08-23 | 株式会社日立製作所 | 画像処理プロセツサ |
| JPS6214279A (ja) * | 1985-07-11 | 1987-01-22 | Toshiba Eng Co Ltd | 画像処理装置 |
| JP2945668B2 (ja) * | 1987-12-23 | 1999-09-06 | 松下電器産業株式会社 | パイプライン処理装置 |
| JPH02228735A (ja) * | 1989-03-01 | 1990-09-11 | Matsushita Electric Ind Co Ltd | パイプライン回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4866898A (ja) * | 1971-12-16 | 1973-09-13 | ||
| JPS4969051A (ja) * | 1972-11-08 | 1974-07-04 |
-
1975
- 1975-06-12 JP JP50071689A patent/JPS5812610B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4866898A (ja) * | 1971-12-16 | 1973-09-13 | ||
| JPS4969051A (ja) * | 1972-11-08 | 1974-07-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51147149A (en) | 1976-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| JPS5812610B2 (ja) | コウソクデ−タシヨリソウチ | |
| JP2827756B2 (ja) | 欠陥検査装置 | |
| JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
| KR0150106B1 (ko) | 웨이퍼 검증회로 및 그 검증방법 | |
| JP2550967B2 (ja) | 反転パタ−ン作成装置 | |
| JP2692865B2 (ja) | シーケンサの微分命令の処理方式 | |
| JPH03206575A (ja) | 画像処理装置 | |
| JPS59184933A (ja) | 描画像入力装置 | |
| JP2996262B2 (ja) | 隣接チップの比較によるウエハ異物検査方式 | |
| SU1168954A2 (ru) | Устройство дл прерывани при отладке программ | |
| JPH02122364A (ja) | マルチプロセッサシステム | |
| JPH0251783A (ja) | 並列画像処理装置 | |
| JPH03168860A (ja) | 並列プロセッサのバッファ記憶制御装置 | |
| JPS5862742A (ja) | 演算処理装置 | |
| JPS613259A (ja) | メモリの高速読み出し装置 | |
| JPS60218139A (ja) | プログラム破壊検出方式 | |
| JPS62159256A (ja) | メモリデ−タチエツク方式 | |
| SU675436A1 (ru) | Устройство дл считывани графической информации | |
| JPH0731729B2 (ja) | パタ−ン検査用画像処理装置 | |
| JPS62145408A (ja) | 立体構造型計算機 | |
| JPS6188379A (ja) | 画像処理装置 | |
| JPH02226354A (ja) | 情報処理システム | |
| JPS63245199A (ja) | イメ−ジセンサ検査方法及び装置 | |
| JPH03272418A (ja) | センサコントローラ |