SU1168954A2 - Устройство дл прерывани при отладке программ - Google Patents

Устройство дл прерывани при отладке программ Download PDF

Info

Publication number
SU1168954A2
SU1168954A2 SU833708334A SU3708334A SU1168954A2 SU 1168954 A2 SU1168954 A2 SU 1168954A2 SU 833708334 A SU833708334 A SU 833708334A SU 3708334 A SU3708334 A SU 3708334A SU 1168954 A2 SU1168954 A2 SU 1168954A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
elements
control
Prior art date
Application number
SU833708334A
Other languages
English (en)
Inventor
Ростислав Теодорович Смук
Валентина Михайловна Твердоух
Анатолий Филиппович Теслюк
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU833708334A priority Critical patent/SU1168954A2/ru
Application granted granted Critical
Publication of SU1168954A2 publication Critical patent/SU1168954A2/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРИ ОТЛАДКЕ ПРОГРАММ по авт. св. № 962945, отличающеес  тем, что, с целью расширени  класса решаемых задач путем обеспечени  прерывани  при чтении информации , в него введены дес тый и одиннадцатый элементы И, четвертый и п тый элементы ИЛИ, причем первый выход управл ющего регистра соединен с первым входом четвертого элемента ИЛИ, выход которого подключен к первым входам элементов И первой группы, шестой выход управл ющего регистра соединен с первым входом дес того элемента И, вторым входом четвертого элемента ИЛИ и четвертым входом первого элемента ИЛИ, седьмой выход управл ющего регистра подключен к первому входу одиннадцатого элемента И, первому входу п того элемента ИЛИ и п тому входу первого элемента ИЛИ, третий выход управл ющего регистра соединен с вторым входом п того элемента ИЛИ, выход которого подключен к первым входам элементов И третьей группы, п тый и щестой управл ющие входы соединены соответственно с вторыми входами дес того и одиннадцатого элементов И, выходы которых соответственно подключены к четвертому и п тому входам второго элемента И.

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  программного управлени , может быть использовано при разработке и отладке программ дл  ЭВМ и  вл етс  усовершенствованием изобретени  по авт. св. № 962945.
Цель изобретени  - расширение класса решаемых задач путем обеспечени  прерывани  отлаживаемой программы при чтении информации.
На чертеже приведена схема устройства дл  прерывани  при отладке программ.
Устройство содержит первый регистр 1, первый 2 и второй 3 узлы сравнени , первый элемент И 4, второй регистр 5, первый информационный вход 6, управл юш,ий регистр 7, третий регистр 8, третий узел 9 сравнени , первый 10, второй 11 элементы ИЛИ, второй 12, третий 13 и четвертый 14 элементы И, первую 15, вторую 16 и третью 17 группу элементов И, п тый 18, шестой 19, седьмой 20 и восьмой 21 элементы И, элемент НЕ 22, группу 23 элементов ИЛИ, дев тый элемент И 24, третий элемент ИЛИ 25, первый 26, второй 27, третий 28 и четвертый 29 управл юшие входы, второй 30 и третий 31 информационные входы, первый 32 и второй 33 управл юшие выходы, дес тый 34 и одиннадцатый 35 элементы И, четвертый 36 и п тый 37 элементы ИЛИ, п тый 38 и шестой 39 управл юшие входы.
Выходы первого 1 и второго 5 регистров соединены соответственно с первыми входами первого 2 и второго 3 узлов сравнени , выходы которых соединены соответственно с первым и вторым входами первого элемента И 4. Первый выход управл ющего регистра 7 соединен с первыми входами второго элемента И 12, первого 10 и четвертого 36 элементов ИЛИ. Шестой выход управл ющего регистра 7 соединен с первым входом дес того элемента И 34, вторым входом четвертого элемента ИЛИ 36 и четвертым входом первого элемента ИЛИ 10, второй вход которого совместно с первым входом третьего элемента И 13 и первыми входами второй группы элементов И 16 подключен к второму выходу управл ющего регистра, третий выход которого соединен с первым входом четвертого элемента И 14, вторым входом п того элемента ИЛИ 37 и третьим входом первого элемента ИЛИ, п тый вход которого совместно с первым входом п того элемента ИЛИ и первым входом одиннадцатого элемента И 35 подключен к седьмому выходу управл ющего регистра. Выход первого элемента ИЛИ 10 соединен с первым входом п того элемента И 18. Четвертый выход управл ющего регистра соединен с первым входом шестого элемента И 19, выход которого соединен с первым входом седьмого элемента И 20. П тый выход управл юшего регистра соединен с вторым входом седьмого элемента И 20, первым входом восьмого элемента И 21 и через элемент НЕ 22 - с первым входом
дев того элемента И 24. Выходы второго, третьего и четвертого, дес того и одиннадцатого элементов И соответственно подключены к входам второго элемента ИЛИ 11, выход которого соединен с управл ющим входом третьего узла 9 сравнени . Выходы каждого элемента И 15-17 соответственно первой, второй и третьей групп соединены с входами соответствующих элементов ИЛИ группы 23 элементов ИЛИ, выходы третьего
регистра 8 и выходы группы 23 элементов ИЛИ соединены соответственно с первой и второй группами информационных входов третьего узла сравнени , выход которой соединен с вторым входом п того элемента И 18, выход которого подключен к вторым
5 входам восьмого 21 и дев того 24 элементов И. Выход дев того элемента И подключен к первому управл ющему выходу 32 устройства. Выходы седьмого и восьмого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ 25, выход которого подключен к второму управл ющему выходу 33 устройства. Выход первого элемента И 4 соединен с третьими входами п того 18 и шестого 19 элементов И. Первый информационный вход
5 6 устройства соединен с вторыми входами первого и второго узлов сравнени  и элементов И 16 второй группы. Второй 30 и третий 31 информационные входы устройства соответственно подключены к вторым входам элементов И первой 15 и третьей 17 групп.
0 К первым входам элементов И первой и третьей групп соответственно подключены выходы четвертого 36 и п того 37 элементов ИЛИ.
Регистры 1, 5, 7 и 8  вл ютс  тумблерными регистрами.
Первый 26, второй 27 и третий 28 управл ющие входы устройства соединены соответственно с вторыми входами второго, третьего и четвертого элементов И. Четвертый управл юший вход 29 устройства подключен к
Q второму входу шестого элемента И. П тый 38 и шестой 39 управл ющие входы устройства соответственно соединены с вторыми входами дес того 34 и одиннадцатого 35 элементов И.
Устройство может работать в одном из
5 шести режимов. В первых четырех режи.мах устройство работает аналогично известному устройству.
В п том режиме устройство работает следующим образом.
Оператор, .производ щий отладку программ, устанавливает на регистре 7 управлени  п тый режим и режим отладки и при этом на п том и шестом выходах регистра 7 по вл ютс  единичные потенциалы. При выполнении программы, подлежащей отладке, адреса выполн емых команд наход тс  в пределах, значени  которых установлены на выходах регистров 1 и 5, следовательно , на выходе первого элемента И 4 будет разрешающий потенциал.
Кажда  команда чтени  из ОЗУ ЭВМ сопровождаетс  управл ющим потенциалом, который поступает из процессора через п тый управл ющий вход 38 устройства на второй вход элемента И 34, на первый вход которого поступает положительный потенциал с шестого выхода управл ющего регистра 7. С выхода дес того элемента И 34 положительный потенциал через второй элемент ИЛИ 11 поступает на управл ющий вход третьего узла 9 сравнени  и тем самым разрешаетс  сравнение информации, набранной на третьем регистре 8 с информацией, наход щейс  на информационном входе 30. При этом на выходе четвертого элемента ИЛИ 36 формируетс  положительный потенциал и содержимое регистра адреса ОЗУ через первую группу элементов И 15 и группу 23 элементов ИЛИ поступит на второй информационный вход третьего узла 9 сравнени . При совпадении содержимого третьего регистра 8 с информацией, наход щейс  на информационном входе 30, на выходе узла 9 сравнени  вырабатываетс  положительный потенциал, который поступает на второй вход п того элемента И 18, на первый и третий входы которого поступают разрешающие потенциалы с выхода первого элемента ИЛИ 10 и первого элемента И 4. Положительный потенциал с выхода п того элемента И 18 через восьмой элемент И 21 и третий элемент ИЛИ 25 поступает на второй управл ющий выход 33 устройства, который соединен с регистром прерывани 
ЭВМ. По этому сигналу ЭВМ, программа которой подлежит отладке, прерывает свою работу и осуществл ет вызов программы обработки прерывани , котора  в зависимости от отладочного задани  программиста производит заранее определенные действи . В шестом режиме устройство вырабатывает сигнал прерывани  при чтении информации из регистра общего назначени  ЭВМ, номер которого совпадает с номером,
0 набранным на третьем регистре 8. Работа устройства в этом режиме отличаетс  от п того режима тем, что при чтении из регистра общего назначени  ЭВМ вырабатываетс  управл ющий сигнал на входе 39, который через элемент И 35 и элемент ИЛИ
11 поступает на опрос схемы сравнени , на второй вход которой через третий информационный вход 31, группу 17 элементов И и группу 23 элементов ИЛИ поступает номер регистра общего назначени . На первые
Q входы группы 17 элементов И поступает положительный потенциал с выхода п того элемента ИЛИ 37, формирующийс  из положительного потенциала, поступающего на первый вход п того элемента ИЛИ 37 с седьмого выхода управл ющего регистра 7.
Таким образом, по сравнению с известным предлагаемое устройство позвол ет реализовать прерывание отлаживаемой программы при чтении информации из ОЗУ и РОН. Тем самым повышаетс  эффективность отлад0 ки программ.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ ПРИ ОТЛАДКЕ ПРОГРАММ по авт. св. № 962945, отличающееся тем, что, с целью расширения класса решаемых задач путем обеспечения прерывания при чтении информации, в него введены десятый и одиннадцатый элементы И, четвертый и пятый элементы ИЛИ, причем первый выход управляющего регистра соединен с первым входом четвертого элемента ИЛИ, выход которого подключен к первым входам элементов И первой группы, шестой выход управляющего регистра соединен с первым входом десятого элемента И, вторым входом четвертого элемента ИЛИ и четвертым входом первого элемента ИЛИ, седьмой выход управляющего регистра подключен к первому входу одиннадцатого элемента И, первому входу пятого элемента ИЛИ и пятому входу первого элемента ИЛИ, третий выход управляющего регистра соединен с вторым входом пятого элемента ИЛИ, выход которого подключен к первым входам элементов И третьей группы, пятый и шестой управляющие входы соединены соответственно с вторыми входами десятого и одиннадцатого элементов И, выходы которых соответственно подключены с к четвертому и пятому входам второго эле- 5S мента И.
    SU „„ 1168954
SU833708334A 1983-12-27 1983-12-27 Устройство дл прерывани при отладке программ SU1168954A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833708334A SU1168954A2 (ru) 1983-12-27 1983-12-27 Устройство дл прерывани при отладке программ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833708334A SU1168954A2 (ru) 1983-12-27 1983-12-27 Устройство дл прерывани при отладке программ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU962945 Addition

Publications (1)

Publication Number Publication Date
SU1168954A2 true SU1168954A2 (ru) 1985-07-23

Family

ID=21106436

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833708334A SU1168954A2 (ru) 1983-12-27 1983-12-27 Устройство дл прерывани при отладке программ

Country Status (1)

Country Link
SU (1) SU1168954A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 962945, кл. G 06 F 9/46, 1980. *

Similar Documents

Publication Publication Date Title
GB2177241A (en) Watchdog timer
GB1097449A (en) A digital electronic computer system
SU1168954A2 (ru) Устройство дл прерывани при отладке программ
JP2557629B2 (ja) 割込方式
SU962945A1 (ru) Устройство дл прерывани при отладке программ
SU1171799A2 (ru) Устройство дл прерывани при отладке программ
JPS5947651A (ja) プログラム制御装置
SU924707A1 (ru) Микропрограммное устройство управлени
SU1383373A1 (ru) Устройство дл прерывани при отладке программ
SU1061144A1 (ru) Устройство дл управлени прерыванием программ
KR960016407B1 (ko) Mcu내의 인터럽트 신호 발생회로
SU960816A1 (ru) Устройство дл микропрограммного управлени
SU1387000A1 (ru) Устройство дл формировани признака команды
JPS61151745A (ja) 割込処理方式
JPH02242442A (ja) プログラムデバッグ方式
JPS6230452B2 (ru)
JPH0217541A (ja) スタツク方式マイクロコンピュータ
JPH0438526A (ja) マイクロコンピュータ
JPS58221448A (ja) マイクロコンピユ−タ
JPS62264338A (ja) 評価用シングルチツプマイクロコンピユ−タ
JPH01121950A (ja) トレース機能付マイクロプロセッサ
JPS63316146A (ja) マイクロコンピユ−タ
JPS605982B2 (ja) 1チツプマイクロプロセツサのプログラムカウンタ設定方式
JPS61267137A (ja) 割込み動作制御方式
JPS6349944A (ja) 演算処理装置