JPS62145408A - 立体構造型計算機 - Google Patents
立体構造型計算機Info
- Publication number
- JPS62145408A JPS62145408A JP60288428A JP28842885A JPS62145408A JP S62145408 A JPS62145408 A JP S62145408A JP 60288428 A JP60288428 A JP 60288428A JP 28842885 A JP28842885 A JP 28842885A JP S62145408 A JPS62145408 A JP S62145408A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- memory
- arithmetic
- elements
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は構造解析等における大規模な2次元マドリス演
算を高速に実行する計算機に関するものである。
算を高速に実行する計算機に関するものである。
従来の技術
近年、大規模な構造解析の計算時間を高速に処理するた
め、スーパーコンピュータが開発されている。
め、スーパーコンピュータが開発されている。
しかしながら、基本の構成は一次元メモリからデータを
読み出し、演算するため、例えば二次元平板の解析を行
なう場合、−辺の長さがN倍になると計算量はN2かそ
れ以上になる。さらに3次元であればN3以上と膨大に
なり計算が事実上不可能という場合もある。
読み出し、演算するため、例えば二次元平板の解析を行
なう場合、−辺の長さがN倍になると計算量はN2かそ
れ以上になる。さらに3次元であればN3以上と膨大に
なり計算が事実上不可能という場合もある。
以下、図面を参照しながら、上述した従来の計算機の一
例について説明する。
例について説明する。
第7図は従来の計算機の基本構成を示すものである。
71は制御部、72はメモリ、73は演算部である。
以上のように構成された計算機について以下その動作に
ついて説明する。
ついて説明する。
まずプログラムがメモリ72に格納されているとする。
制御部71より発生したアドレスが、メモリ72に転送
されると対応したデータが読み出される。この読み出さ
れたデータが演算部73に送られ演算される。その結果
が制御部71に送られた後、また制御部71よりアドレ
スが発生され以下前述のことが繰り返され演算が進行す
る。
されると対応したデータが読み出される。この読み出さ
れたデータが演算部73に送られ演算される。その結果
が制御部71に送られた後、また制御部71よりアドレ
スが発生され以下前述のことが繰り返され演算が進行す
る。
発明が解決しようとする問題点
しかしながら上記の構成では汎用の計算機として効率的
であるが、2次元マトリクスの演算など大量のデータを
同一演算で高速に処理する場合、適した構成ではない。
であるが、2次元マトリクスの演算など大量のデータを
同一演算で高速に処理する場合、適した構成ではない。
本発明はその欠点を除去することを目的とするものであ
る。
る。
問題点を解決するための手段
上記問題点を解決するために本発明の立体構造型計算機
は2次元マトリクスデータをメモリプレーン上の各メモ
リセルにそのイメージで配置し、マトリクス演算をメモ
リプレーン間の演算とし各要素が同時並行して処理され
るような構成を備えたものである。
は2次元マトリクスデータをメモリプレーン上の各メモ
リセルにそのイメージで配置し、マトリクス演算をメモ
リプレーン間の演算とし各要素が同時並行して処理され
るような構成を備えたものである。
作用
本発明は上記した構成により、マトリクス演算が各要素
毎に並行して処理されるため、大11に処理速度が向上
する。
毎に並行して処理されるため、大11に処理速度が向上
する。
実施例
以下、本発明の一実施例の立体構造型計算機について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第1図は本発明の実施例における立体構造計算機の全体
である。第2図は第1図のメモリプレーン間及び演算プ
レーンとの接続を示すものである。
である。第2図は第1図のメモリプレーン間及び演算プ
レーンとの接続を示すものである。
第3図はメモリセルの入出力について示すものである。
第4図は演算プレーンにおける各演算セル間の接続を示
すものである。第5図は演算セル内の構成を示すもので
ある。第6図はマトリクスの乗算における演算ステップ
を示すものである。
すものである。第5図は演算セル内の構成を示すもので
ある。第6図はマトリクスの乗算における演算ステップ
を示すものである。
第1図において、11は立体構造型計算機である。第2
図において、21〜23はメモリプレーン、211,2
21,231は各メモリプレーンのメモリセル、24は
演算プレーン、241は演算セル、25〜28は各プレ
ーンのセルとのデータI10のための制御部である。第
3図において、31はメモリプレーン内のメモリセルで
ある。第5図において、51は加減乗除等の演算を実行
する演算部、52は演算部の演算内容を指定する演算制
御部である。
図において、21〜23はメモリプレーン、211,2
21,231は各メモリプレーンのメモリセル、24は
演算プレーン、241は演算セル、25〜28は各プレ
ーンのセルとのデータI10のための制御部である。第
3図において、31はメモリプレーン内のメモリセルで
ある。第5図において、51は加減乗除等の演算を実行
する演算部、52は演算部の演算内容を指定する演算制
御部である。
以上のように構成された立体構造型計算機について、以
下、第2図〜第6図を用いて動作を説明する。
下、第2図〜第6図を用いて動作を説明する。
メモリプレーン、演算プレーンそれぞれ複数枚あるが、
メモリプレーン3枚、演算プレーン1枚によるマトリク
スの乗算例を示す。(第2図)最初にメモリプレーン2
1及び22にマトリクスA。
メモリプレーン3枚、演算プレーン1枚によるマトリク
スの乗算例を示す。(第2図)最初にメモリプレーン2
1及び22にマトリクスA。
Bの要素をマトリクスのイメージでメモリセルに格納す
る。これが第6図のステップlの状態である。次のステ
ップで、メモリプレーン2のbll。
る。これが第6図のステップlの状態である。次のステ
ップで、メモリプレーン2のbll。
b2□をメモリプレーン3にコピーすると同時にす、□
とb2+を演算プレーンを通して交換し、メモリプレー
ン3にコピーする。ステップ3でメモリプレーン3のb
1□、b22を図のように演算プレーンを介してコピー
する。ステップ4でメモリプレーン3のb 、b
、bll 21 12
+b2□を図のように演算プレーンを介してコピーする
。ステップ5でa18.a12.a21゜a22を図の
ように演算プレーンを介しでコピーする。ステップ6で
メモリプレーンlとメモリプレーン3の各要素ごとの乗
算を演算プレーンを介して行なう、ステップ7でメモリ
プレーン2の各要素を演算プレーンを介して図のように
加算する。
とb2+を演算プレーンを通して交換し、メモリプレー
ン3にコピーする。ステップ3でメモリプレーン3のb
1□、b22を図のように演算プレーンを介してコピー
する。ステップ4でメモリプレーン3のb 、b
、bll 21 12
+b2□を図のように演算プレーンを介してコピーする
。ステップ5でa18.a12.a21゜a22を図の
ように演算プレーンを介しでコピーする。ステップ6で
メモリプレーンlとメモリプレーン3の各要素ごとの乗
算を演算プレーンを介して行なう、ステップ7でメモリ
プレーン2の各要素を演算プレーンを介して図のように
加算する。
ここでコピーあるいは交換というa能は演算制御部52
で演算部により第4図の演算セル間の接続を利用して、
データの流れを制御している。
で演算部により第4図の演算セル間の接続を利用して、
データの流れを制御している。
この他マトリクスの加算では第6図のメモリプレーンl
とメモリプレーン2を演算プレーンヲ介して加算し、メ
モリプレーン3に格納することで終了する。
とメモリプレーン2を演算プレーンヲ介して加算し、メ
モリプレーン3に格納することで終了する。
なお立体構造計算機の実現については立体構造のLSI
が考えられる。
が考えられる。
発明の効果
以上のように本発明によれば、2次元マトリクスデータ
をメモリプレーン上の各メモリセルにそのイメージで配
置し、マトリクス演算をメモリプレーン間の演算とし各
要素が同時並行して処理でき、より高速化を達成できる
。
をメモリプレーン上の各メモリセルにそのイメージで配
置し、マトリクス演算をメモリプレーン間の演算とし各
要素が同時並行して処理でき、より高速化を達成できる
。
第1図は本発明の実施例における立体構造型計算機の構
成図、第2図はメモリプレーン、2Ir算プレーンの接
続図、第3図はメモリセルの構成図、第4図は演算プレ
ーン上の演算セル間の接続を示した構成図、第5図は演
算セルの内部構成図、第6図はマトリクスの乗算におけ
る演算ステップ図、第7図は従来の計算機の構成図であ
る。 11・・・・・・立体構造計算機、21,22.23・
・・・・・メモリプレーン、24・・・・・・演算プレ
ーン。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 ! 第 2 図 〕7ト“レス 范4図 ?4 第6図 第7図
成図、第2図はメモリプレーン、2Ir算プレーンの接
続図、第3図はメモリセルの構成図、第4図は演算プレ
ーン上の演算セル間の接続を示した構成図、第5図は演
算セルの内部構成図、第6図はマトリクスの乗算におけ
る演算ステップ図、第7図は従来の計算機の構成図であ
る。 11・・・・・・立体構造計算機、21,22.23・
・・・・・メモリプレーン、24・・・・・・演算プレ
ーン。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 ! 第 2 図 〕7ト“レス 范4図 ?4 第6図 第7図
Claims (1)
- 少なくとも1個以上のメモリセルが平面上に配置された
少なくとも1枚以上のメモリプレーンと、前記メモリプ
レーンの各メモリセルへのデータの読出し及び書き込み
の制御のための制御部と、演算種類を制御できる演算制
御部を含む少なくとも1個以上の演算セルが平面上に配
置され隣合う演算セル間でデータの送受を可能とする少
なくとも1枚以上の演算プレーンと、前記演算プレーン
の各演算セルへのデータの読出し及び書き込みの制御の
ための制御部からなる構成において、各メモリプレーン
上のメモリセル及び各演算プレーン上の演算セルを物理
的な位置で対応させ、プレーン上の各セルが他のプレー
ンのセルと相互にデータの送受を行なえるように接続し
、各プレーンを重ね合わせて立体構造としたことを特徴
とする立体構造型計算機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60288428A JPS62145408A (ja) | 1985-12-20 | 1985-12-20 | 立体構造型計算機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60288428A JPS62145408A (ja) | 1985-12-20 | 1985-12-20 | 立体構造型計算機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62145408A true JPS62145408A (ja) | 1987-06-29 |
Family
ID=17730088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60288428A Pending JPS62145408A (ja) | 1985-12-20 | 1985-12-20 | 立体構造型計算機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62145408A (ja) |
-
1985
- 1985-12-20 JP JP60288428A patent/JPS62145408A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4783738A (en) | Adaptive instruction processing by array processor having processor identification and data dependent status registers in each processing element | |
KR880011681A (ko) | 메모리연결형 파면어레이 프로세서 | |
Kung | Computational models for parallel computers | |
Christ et al. | A very fast parallel processor | |
JPH0471085A (ja) | データフロー型情報処理装置 | |
JPS6248873B2 (ja) | ||
Antonsson et al. | PICAP–a system approach to image processing | |
JPS62145408A (ja) | 立体構造型計算機 | |
Ranade | A framework for analyzing locality and portability issues in parallel computing | |
Bajwa et al. | Area time trade-offs in micro-grain VLSI array architectures | |
Kung | Warp experience: we can map computations onto a parallel computer efficiently | |
Miyamoto et al. | An image recognition processor using dynamically reconfigurable ALU | |
JPS59114665A (ja) | 並列計算機システム | |
JPS62221725A (ja) | デイジタル信号処理プロセツサ | |
Marczyński et al. | A data driven system based on a microprogrammed processor module | |
VANSCOY | Parallel algorithms in cellular spaces[Ph. D. Thesis] | |
SU1300461A1 (ru) | Конвейерный сумматор | |
JPH0521262B2 (ja) | ||
JP2576636B2 (ja) | 信号処理プロセッサ | |
JPS63197217A (ja) | デ−タ処理装置 | |
JPS6349832A (ja) | デ−タ処理装置 | |
Hornick | The mesh of trees architecture for parallel computation | |
JPS63271654A (ja) | マルチプロセツサシステム | |
Cherkassky et al. | Design Issues for Parallel Matrix Algorithms | |
JPH0261722A (ja) | 演算装置 |