JPS58117773A - 画像信号の2値化装置 - Google Patents
画像信号の2値化装置Info
- Publication number
- JPS58117773A JPS58117773A JP57000396A JP39682A JPS58117773A JP S58117773 A JPS58117773 A JP S58117773A JP 57000396 A JP57000396 A JP 57000396A JP 39682 A JP39682 A JP 39682A JP S58117773 A JPS58117773 A JP S58117773A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image
- circuit
- binary
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/403—Discrimination between the two tones in the picture signal of a two-tone original
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/20—Image preprocessing
- G06V10/28—Quantising the image, e.g. histogram thresholding for discrimination between background and foreground patterns
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、撮像管や撮曹累子(CCD$)によって撮像
された原1iIl儂を、2値画像に生成するための2値
化装置に関する。
された原1iIl儂を、2値画像に生成するための2値
化装置に関する。
一般に、画像の明暗を撮像管(ITV)や電荷結合素子
(COD )等によって九′#1.変換すると、ITV
やCCDからは画像の走査に応じた時系列的なアナログ
画像信号が得られる。
(COD )等によって九′#1.変換すると、ITV
やCCDからは画像の走査に応じた時系列的なアナログ
画像信号が得られる。
近年、この画像信号に基づいて原l11g1I中の所定
パターンを検出したり、物体の形状を認識したりするこ
とか要求されてきた。このパターンの検出や紹歇はほと
んどデジタルで処理されるので、アナログの画像信号を
2値化して、原1ijI像の明暗に応じた2値−儂に変
換する必要がある。ところで、アナログの画像信号を2
値化する際、単に画像信号を、輝度に応じた変調範囲内
(振11.FE3)の所定レベルでスライスしただけで
は以下に示すような欠点が生じる。
パターンを検出したり、物体の形状を認識したりするこ
とか要求されてきた。このパターンの検出や紹歇はほと
んどデジタルで処理されるので、アナログの画像信号を
2値化して、原1ijI像の明暗に応じた2値−儂に変
換する必要がある。ところで、アナログの画像信号を2
値化する際、単に画像信号を、輝度に応じた変調範囲内
(振11.FE3)の所定レベルでスライスしただけで
は以下に示すような欠点が生じる。
即ち、第1図に示すように、原画像中に例えば周囲と孤
立した微小な暗パターン1や、大きな矩形状の暗パター
ン2中に孤立した微小な明パターン3が存在したものと
する。そして、この原画像中をITVによって走査した
とき、微小暗パターン1や微小例パターン3上を走査*
4が通ると、このときの画像信号は、信号5のようにな
る。この信号5を変調範咄、すなわち、信号5の振幅の
中心に設定したスライスレベル(基準電圧)6で2値化
すると、デジタル信号7が得られる。このデジタル信号
7は、走査@4上の矩形状の暗パターン2については正
しく2値化されているものの、微小暗パターン1や微小
側パターン3についての情報が欠落している。これは信
号s中の微小暗パターン1に対応したピーク5息や、微
小側パターン3に対応したピーク5bの変化が小さいた
めである。すなわち微小なパターンの大きさが、ITV
の検出分解能に近いために、画像信号として十分な変調
度が得られないからである。そこで、微小な明暗パター
ンをも正確に2値化するためK、第2図に示すような2
値化画路が考えられている。この回路は、入力端子10
に印加された画像信号Aと、可変抵抗11によって設定
されたオフセット電圧とを加算するアナログ加算器12
と、加算器12の出力信号を一定量減衰するポテンショ
メータ13と、減衰した信号を一定時間遅らせるアナロ
グ遅延器14と、遅延を受けた信号Bと入力端子10か
らの画像信号とを比較して2値化するコンパレータ15
とから構成されている。
立した微小な暗パターン1や、大きな矩形状の暗パター
ン2中に孤立した微小な明パターン3が存在したものと
する。そして、この原画像中をITVによって走査した
とき、微小暗パターン1や微小例パターン3上を走査*
4が通ると、このときの画像信号は、信号5のようにな
る。この信号5を変調範咄、すなわち、信号5の振幅の
中心に設定したスライスレベル(基準電圧)6で2値化
すると、デジタル信号7が得られる。このデジタル信号
7は、走査@4上の矩形状の暗パターン2については正
しく2値化されているものの、微小暗パターン1や微小
側パターン3についての情報が欠落している。これは信
号s中の微小暗パターン1に対応したピーク5息や、微
小側パターン3に対応したピーク5bの変化が小さいた
めである。すなわち微小なパターンの大きさが、ITV
の検出分解能に近いために、画像信号として十分な変調
度が得られないからである。そこで、微小な明暗パター
ンをも正確に2値化するためK、第2図に示すような2
値化画路が考えられている。この回路は、入力端子10
に印加された画像信号Aと、可変抵抗11によって設定
されたオフセット電圧とを加算するアナログ加算器12
と、加算器12の出力信号を一定量減衰するポテンショ
メータ13と、減衰した信号を一定時間遅らせるアナロ
グ遅延器14と、遅延を受けた信号Bと入力端子10か
らの画像信号とを比較して2値化するコンパレータ15
とから構成されている。
このような回路に、今、第3図に示すようなりk像信号
Aか入力したものとする。画像信号Aは加算器12、遅
延器14によって信号Bのような波形になる。これは、
信号Bの最低値、最高値がそれぞれ、画像信号Aの最低
値よりもわずかに大きく、最高値よりもわずかに小°さ
くなるように可変抵抗11、ポテンショメータ13によ
り調節されていることKよる。従って、コンパレータ1
5の出力信号は、第3図の信号Cのようになり、画像信
号A中のわずかなピーク成分も正確に2値化される。
Aか入力したものとする。画像信号Aは加算器12、遅
延器14によって信号Bのような波形になる。これは、
信号Bの最低値、最高値がそれぞれ、画像信号Aの最低
値よりもわずかに大きく、最高値よりもわずかに小°さ
くなるように可変抵抗11、ポテンショメータ13によ
り調節されていることKよる。従って、コンパレータ1
5の出力信号は、第3図の信号Cのようになり、画像信
号A中のわずかなピーク成分も正確に2値化される。
ところが、この回路においては、原画像中の本来のパタ
ーンエツジ(明暗のエツジ)に対して、2値化された信
号か遅延器14の遅燵時間に依存して、時間的にシフト
してしまうという大きな欠点が生じる。このことを、第
4図により説明する。第4図において、例えば時間的に
会形状のjil1gI信号ムlが第2図の回路に入力す
ると、遅延器14の出力は信号B/のようKなる。従っ
て、コンパレータ1sの出力は信−@−C/のようにな
る。ところが、第1図に示したように、画像信号の変調
範囲の中間レベルで2値化し・た方が正確に本来のパタ
ーンエツジと対応する。そこで、画像信号A′に対して
、中間レベルVrで2値化した信号りを考えてみると、
信号C′と信号りとが時間的にシフトしていることがわ
かる。このシフトの量は、遅延器14の遅廻時間のはか
に、画像信号の立上り、立下りKも依存してしまう、画
像信号を正確に2僅化しているとはいえない。
ーンエツジ(明暗のエツジ)に対して、2値化された信
号か遅延器14の遅燵時間に依存して、時間的にシフト
してしまうという大きな欠点が生じる。このことを、第
4図により説明する。第4図において、例えば時間的に
会形状のjil1gI信号ムlが第2図の回路に入力す
ると、遅延器14の出力は信号B/のようKなる。従っ
て、コンパレータ1sの出力は信−@−C/のようにな
る。ところが、第1図に示したように、画像信号の変調
範囲の中間レベルで2値化し・た方が正確に本来のパタ
ーンエツジと対応する。そこで、画像信号A′に対して
、中間レベルVrで2値化した信号りを考えてみると、
信号C′と信号りとが時間的にシフトしていることがわ
かる。このシフトの量は、遅延器14の遅廻時間のはか
に、画像信号の立上り、立下りKも依存してしまう、画
像信号を正確に2僅化しているとはいえない。
そこで、本発明はこれらの欠点を解決し、変調度の小さ
な画像信号、すなわち倣/J%な明暗パターンに対して
、正確な2@化を行なうと共に、明暗のエツジをも正1
1に2値化する2値化装置を得ることを目的とする。そ
のために、本発明による画像信号の2値化装置は、原画
像信号を異なる3つのレベルで2値化して、3つの画像
2値信号を発生する2僅化回路と;該3つの画像2値信
号のうち、中間のレベルで2債化した画像2値信号から
、原画像中の着目11Xの周りをとり囲むmsの画素に
対応した2値情報を順次切り出す切出回路と;該2値情
報中の論理値の状態を検出して、その検出結果に基づい
て前記3つの画像2値信号のうち、いずれか1つを2値
画像の生成用に出力する検出回路とを備える。
な画像信号、すなわち倣/J%な明暗パターンに対して
、正確な2@化を行なうと共に、明暗のエツジをも正1
1に2値化する2値化装置を得ることを目的とする。そ
のために、本発明による画像信号の2値化装置は、原画
像信号を異なる3つのレベルで2値化して、3つの画像
2値信号を発生する2僅化回路と;該3つの画像2値信
号のうち、中間のレベルで2債化した画像2値信号から
、原画像中の着目11Xの周りをとり囲むmsの画素に
対応した2値情報を順次切り出す切出回路と;該2値情
報中の論理値の状態を検出して、その検出結果に基づい
て前記3つの画像2値信号のうち、いずれか1つを2値
画像の生成用に出力する検出回路とを備える。
次に、本発明の実施例を図面を参照して説明する。第5
図、第6図は、本発明の実施例による画像信号の2籠化
装置の回路接続図である。アナログの画像信号は、第5
図に示した入力端子20を介して、3つの2値化回路2
1.22.23に入力する。2値化回路22は、画像信
号の振幅の中間値に設定された第1の基準電圧で2値化
し、2値化回路21は、第1の基準電圧よりも高い第2
の基準電圧で2値化し、2値化回路23は、第1の基準
電圧よりも低い第3の基準電圧で2@に化する。
図、第6図は、本発明の実施例による画像信号の2籠化
装置の回路接続図である。アナログの画像信号は、第5
図に示した入力端子20を介して、3つの2値化回路2
1.22.23に入力する。2値化回路22は、画像信
号の振幅の中間値に設定された第1の基準電圧で2値化
し、2値化回路21は、第1の基準電圧よりも高い第2
の基準電圧で2値化し、2値化回路23は、第1の基準
電圧よりも低い第3の基準電圧で2@に化する。
そして、各2値化回路21,22.23はそれぞれ画像
信号の明暗に応じた画像2値信号としての信号H,M、
Lを出力する。
信号の明暗に応じた画像2値信号としての信号H,M、
Lを出力する。
この信号H,M、Lは第6図に示す回路に入力する。第
6図において、信号Mは、7ビツトの直列シフトレジス
タ100に入力する。
6図において、信号Mは、7ビツトの直列シフトレジス
タ100に入力する。
直列シフトレジスタ100の後には、直列シフトレジス
タ10Gと合わせて、−走査線分り遅鷺を行なうための
シフトレジスタ101が直列に接続されている。そして
、直列シフトレジスタ100とシフトレジスタ101と
の直列回路が合計6段、直列に接続され、最後に7ビツ
トの直列シフトレジスタが接続されている。このシフト
レジスタ群は、クロック信号により信号Mを入力するビ
ットから最後のビットまで、記憶した論理値「0」。
タ10Gと合わせて、−走査線分り遅鷺を行なうための
シフトレジスタ101が直列に接続されている。そして
、直列シフトレジスタ100とシフトレジスタ101と
の直列回路が合計6段、直列に接続され、最後に7ビツ
トの直列シフトレジスタが接続されている。このシフト
レジスタ群は、クロック信号により信号Mを入力するビ
ットから最後のビットまで、記憶した論理値「0」。
「1 」を順次シフトしていく。従って、原画像中の一
走査線は、[列シフトレジスタ100とシフトレジスタ
1010合計ビット数と同じ画票数になり、ITV岬の
水平の一走査期間内に、その合計ビット数と等しいクロ
ックパルスでシフトレジスタ群をシフトする。このシフ
トレジスタ群のうち、7ビツトの直列シフトレジスタの
7段分が切出部Wを構成する。
走査線は、[列シフトレジスタ100とシフトレジスタ
1010合計ビット数と同じ画票数になり、ITV岬の
水平の一走査期間内に、その合計ビット数と等しいクロ
ックパルスでシフトレジスタ群をシフトする。このシフ
トレジスタ群のうち、7ビツトの直列シフトレジスタの
7段分が切出部Wを構成する。
一方、信号Hは、7ビツトの直列シフトレジスタ102
と、シフトレジスタ103との直列回路を3段、直列接
続し、最後に4ビツトの直列シフトレジスタ104が接
続されたシフトレジスタ群に入力する。このシフトレジ
スタ群も、クロック信号と同期して記憶した論理値「0
」、「1」を順次シフトする。
と、シフトレジスタ103との直列回路を3段、直列接
続し、最後に4ビツトの直列シフトレジスタ104が接
続されたシフトレジスタ群に入力する。このシフトレジ
スタ群も、クロック信号と同期して記憶した論理値「0
」、「1」を順次シフトする。
また、信号りも、7ビツトの直列シフトレジスタ105
とシフトレジスタ106との直列回路を3段、直列接続
し、最後に4ビツトの直列シフトレジスタ107が接続
されたシフトレジスタ群に入力する。このシフトレジス
タ群も、前述のようにクロック信号に同期して記憶した
論理値「OJ、「l」を順次シフトする。
とシフトレジスタ106との直列回路を3段、直列接続
し、最後に4ビツトの直列シフトレジスタ107が接続
されたシフトレジスタ群に入力する。このシフトレジス
タ群も、前述のようにクロック信号に同期して記憶した
論理値「OJ、「l」を順次シフトする。
そして、切出部Wで切り出された7×7ピツト(7×7
画素)のうち複数の特定ビットの2値情報は、アンド回
路110に入力すると共に各ビット毎にインバータを介
してアンド回路111に入力するcvIJ、このアンド
回路11G、111及びインバータによりテンプレート
回路が構成される。ここで、切出部W中の特定ビットは
、第7図のように定められている。すなわち、切出部W
中の中心ビットM′ (着目する中心i!Ii素)の周
辺に、はは一定の半径で円状に分布する複数のビット、
すなわち第7図中、斜一部で示したビットに定められる
。そして、第6図において、アンド回路110の出力信
号は、負論理入力のアンドゲートすなわちノアゲート1
12の一方の入力に印加されると共に、アンドゲート1
13の一方の入力に印加される。またアンド回路111
の出力信号は、ノアゲート112(以下、NORゲート
112とする。)の他方の入力と、アンドゲート115
の一方の入力とに印加される。さらKNORゲート11
2の出力信号は、アンドゲート114の一方の入力に印
加されると共に、他方の入力には、切出部W中の中心ビ
ットM′の信号MSが印加される。また、アンドゲート
113の他方の入力には、信号Hな入力するシフトレジ
スタ群の最終ビットH′の信号Haが印加され、アンド
ゲート115の他方の入力には、信号りを入力するシフ
トレジスタ群の最終ビットL′の信号L8が印加される
。そして、アンドゲート113,114,115の各出
力信号は共にオアゲート116の入力に印加される。こ
のオアゲート116のめ力信号BSが、最終的に2値画
像の生成用として得られる画像2値信号となる。
画素)のうち複数の特定ビットの2値情報は、アンド回
路110に入力すると共に各ビット毎にインバータを介
してアンド回路111に入力するcvIJ、このアンド
回路11G、111及びインバータによりテンプレート
回路が構成される。ここで、切出部W中の特定ビットは
、第7図のように定められている。すなわち、切出部W
中の中心ビットM′ (着目する中心i!Ii素)の周
辺に、はは一定の半径で円状に分布する複数のビット、
すなわち第7図中、斜一部で示したビットに定められる
。そして、第6図において、アンド回路110の出力信
号は、負論理入力のアンドゲートすなわちノアゲート1
12の一方の入力に印加されると共に、アンドゲート1
13の一方の入力に印加される。またアンド回路111
の出力信号は、ノアゲート112(以下、NORゲート
112とする。)の他方の入力と、アンドゲート115
の一方の入力とに印加される。さらKNORゲート11
2の出力信号は、アンドゲート114の一方の入力に印
加されると共に、他方の入力には、切出部W中の中心ビ
ットM′の信号MSが印加される。また、アンドゲート
113の他方の入力には、信号Hな入力するシフトレジ
スタ群の最終ビットH′の信号Haが印加され、アンド
ゲート115の他方の入力には、信号りを入力するシフ
トレジスタ群の最終ビットL′の信号L8が印加される
。そして、アンドゲート113,114,115の各出
力信号は共にオアゲート116の入力に印加される。こ
のオアゲート116のめ力信号BSが、最終的に2値画
像の生成用として得られる画像2値信号となる。
肖、切出部W中の最初のビットから中心ビットM′まで
のビット数(画集数)と、直列シフトレジスタ102の
最初のビットから最終ビットa/ までのビット数及び
、直列シフトレジスタ105の最初のビットから最終ビ
ットL/までのビット数とは共に等しく定められている
。従って、各ビットM’ 、H’ 。
のビット数(画集数)と、直列シフトレジスタ102の
最初のビットから最終ビットa/ までのビット数及び
、直列シフトレジスタ105の最初のビットから最終ビ
ットL/までのビット数とは共に等しく定められている
。従って、各ビットM’ 、H’ 。
L′は原画像中の1つの着目画素に対応すると共に、全
てのシフトレジスタ群を同一のクロックパルスでシフト
動作させると、その着目画素は原画像中を走査に同期し
て1画素ずつ移動する。
てのシフトレジスタ群を同一のクロックパルスでシフト
動作させると、その着目画素は原画像中を走査に同期し
て1画素ずつ移動する。
次に、この画像信号の2値化装置の動作について、さら
に第8図を参照して説明する。
に第8図を参照して説明する。
今、wXg図に示すように、第3図と同様の明暗パター
ン1,2.3が原iki像中に存在したものとし、切出
部Wの中心ビットM′がITVの走査線4上を移動した
ものとする。
ン1,2.3が原iki像中に存在したものとし、切出
部Wの中心ビットM′がITVの走査線4上を移動した
ものとする。
そして、このとき得られるアナログのiiI像信号を信
号Aとし、前述の3つの2値化回路21.22.23の
第1〜第3の基準電圧を夫々v、l v、t Vaとす
る。この信号ムは2値化回路21.22.23によって
それぞれ第8図の信号H,M、Lのように2値化される
。尚、2値化において、パターンの暗部は論理値「0」
に、明部は論理値「1」K応対するものとする。今、切
出部Wの中心ビットM′が、微小暗パターン1上に位置
したとする。このとき、中心ビットM′の信号M8は論
理値「l」(以下、単に「1」とする。)最終ビットH
′の信号Haは論理値「0」(以下、単に「0」とする
。)、最終ビットL′の信号L8は「1」となる。とこ
ろが、黴小暗パターン1の周囲は全て明部分であるから
、第6図に示したアンド回路110の入力は、全て「1
」となり、またアンド回路1110入力は全て「0」と
なる。このためアンド回路110は「l」を、アンド回
路111は[0」を出力する。従って、NORゲート1
12は「0」を出力し、アンドゲート114は信号M8
の論理値にかかわらず「0」を出力する。またアンドゲ
ート113は、アンド回路110が「1」を出力してい
るため、信号H8の論理値に応じて、「0」 。
号Aとし、前述の3つの2値化回路21.22.23の
第1〜第3の基準電圧を夫々v、l v、t Vaとす
る。この信号ムは2値化回路21.22.23によって
それぞれ第8図の信号H,M、Lのように2値化される
。尚、2値化において、パターンの暗部は論理値「0」
に、明部は論理値「1」K応対するものとする。今、切
出部Wの中心ビットM′が、微小暗パターン1上に位置
したとする。このとき、中心ビットM′の信号M8は論
理値「l」(以下、単に「1」とする。)最終ビットH
′の信号Haは論理値「0」(以下、単に「0」とする
。)、最終ビットL′の信号L8は「1」となる。とこ
ろが、黴小暗パターン1の周囲は全て明部分であるから
、第6図に示したアンド回路110の入力は、全て「1
」となり、またアンド回路1110入力は全て「0」と
なる。このためアンド回路110は「l」を、アンド回
路111は[0」を出力する。従って、NORゲート1
12は「0」を出力し、アンドゲート114は信号M8
の論理値にかかわらず「0」を出力する。またアンドゲ
ート113は、アンド回路110が「1」を出力してい
るため、信号H8の論理値に応じて、「0」 。
「l」を出力する。この場合、信号Haは「0」である
から、アンドゲート113も「0」を出力する。一方、
アンドゲート115は、アンド回路111が「0」を出
力しているため、信号L8の論理値にかかわらず「0」
\を出力する。従って、オアゲート116は、このとき
「0」を出力する。
から、アンドゲート113も「0」を出力する。一方、
アンドゲート115は、アンド回路111が「0」を出
力しているため、信号L8の論理値にかかわらず「0」
\を出力する。従って、オアゲート116は、このとき
「0」を出力する。
このように、微小暗パターン1が切出部W中で、第7図
に示したfPr11部のビットの内部に位置する間は、
アンドゲート113のみが開き、信号H8がオアゲート
116から信号BSとして出力される。
に示したfPr11部のビットの内部に位置する間は、
アンドゲート113のみが開き、信号H8がオアゲート
116から信号BSとして出力される。
次に、切出部Wが第8図中、右方向へ移動していくと、
切出sW中に矩形状め晰パターン2が現われてくる。こ
のときは第7図の斜線部のビット中に「0」と「1」が
混在することになる。このため、アンド回路11o。
切出sW中に矩形状め晰パターン2が現われてくる。こ
のときは第7図の斜線部のビット中に「0」と「1」が
混在することになる。このため、アンド回路11o。
111は共に10」を出力するから、7ンドゲート11
4のみか開き、信号MSがオフゲート116から信号B
Sとして出力される。
4のみか開き、信号MSがオフゲート116から信号B
Sとして出力される。
従って、第7図の斜線部のビット中に10」。
「1」が混在する限り、すなわち、暗パターン2のエツ
ジ部が第7図の斜amのビット内を通過する間は、信号
BSとして信号MSが出力される。
ジ部が第7図の斜amのビット内を通過する間は、信号
BSとして信号MSが出力される。
切出sWがさらに移動して、切出部Wが暗パターン2中
に位置している間、すなわち。
に位置している間、すなわち。
第7図のfI+一部のビットが全てrOJQ間は、アン
ド回路110の出力は「0」、アンド回路111の出力
は「1」となる。従って、7ンドゲート115のみが開
いて、信号L8がオフゲート116から信号BSとして
出力される、 肖、上述ノ信号H8、MS 、L8は、走査線4の走査
に応じた時系列的な2電信号であり、それぞれ信号E、
M、Lとは3走査線と4i&素分遅延しているものの、
まったく同一の信号である。
ド回路110の出力は「0」、アンド回路111の出力
は「1」となる。従って、7ンドゲート115のみが開
いて、信号L8がオフゲート116から信号BSとして
出力される、 肖、上述ノ信号H8、MS 、L8は、走査線4の走査
に応じた時系列的な2電信号であり、それぞれ信号E、
M、Lとは3走査線と4i&素分遅延しているものの、
まったく同一の信号である。
以下、この2値化装置の動作をまとめてみると、最終的
に出力される信号BSとして、(1) 着目画素(中
心ビットM/)を中心とする一定半径上の複数のIIl
素(以下、この画素を環状画素群と呼ぶ。)中に、パタ
ーンの明部と暗部が混在するときは、信−@MS、すな
わち信号Mを出方する;(2)塊状画素群か全てパター
ンの明部を捉えているときは、信号Haすなわち信号H
な出力する; (3) 塊状画素群か全てパターンの暗部を捉えてい
るときは、信号L8すなわち信号りを出力する、という
ことになる。
に出力される信号BSとして、(1) 着目画素(中
心ビットM/)を中心とする一定半径上の複数のIIl
素(以下、この画素を環状画素群と呼ぶ。)中に、パタ
ーンの明部と暗部が混在するときは、信−@MS、すな
わち信号Mを出方する;(2)塊状画素群か全てパター
ンの明部を捉えているときは、信号Haすなわち信号H
な出力する; (3) 塊状画素群か全てパターンの暗部を捉えてい
るときは、信号L8すなわち信号りを出力する、という
ことになる。
尚、本実施例で環状画素群は着目画素を中心とした一定
半径上に位置するが、この半径は画像信号のEA暗パタ
ーンのエツジでの立上りや立下りに応じて決定される。
半径上に位置するが、この半径は画像信号のEA暗パタ
ーンのエツジでの立上りや立下りに応じて決定される。
例えば、ITV(撮像管)を用いて、IC,%にL8I
の如き半導体装置製造用のフォトマスクやレチクル等の
回路パターンの欠陥を検査する場合、ITVは光学願黴
鏡等で回路パターンの一部を拡大して煙會する。一般に
顯gII鏡の拡大倍率を高くすればする程顕微鏡の対物
レンズ自体の解嘗力、さらにはITVの解像力が開館と
なる。すなわち、双方の解惨力には自ずと限界があり、
例えば回路パターンのコーナ(90°の角)か鮮明な儂
として祷られず、丸味な伶びた像として得られる。従っ
てコーナの画像信号が立上り、立下りとも極めてだれた
ものになってしまう。そこで、このだれを考慮して環状
画素群の半径を決める。具体的には例えば149図のよ
うに画像信号の両肩a、bの間隔が環状1iii素群の
直径dと碌は同じになるように定めればよい。肖、この
直径dの大きさに応じて切出部Wを7×7画素以外の大
きさに定めればよいことはいうまでもない。
の如き半導体装置製造用のフォトマスクやレチクル等の
回路パターンの欠陥を検査する場合、ITVは光学願黴
鏡等で回路パターンの一部を拡大して煙會する。一般に
顯gII鏡の拡大倍率を高くすればする程顕微鏡の対物
レンズ自体の解嘗力、さらにはITVの解像力が開館と
なる。すなわち、双方の解惨力には自ずと限界があり、
例えば回路パターンのコーナ(90°の角)か鮮明な儂
として祷られず、丸味な伶びた像として得られる。従っ
てコーナの画像信号が立上り、立下りとも極めてだれた
ものになってしまう。そこで、このだれを考慮して環状
画素群の半径を決める。具体的には例えば149図のよ
うに画像信号の両肩a、bの間隔が環状1iii素群の
直径dと碌は同じになるように定めればよい。肖、この
直径dの大きさに応じて切出部Wを7×7画素以外の大
きさに定めればよいことはいうまでもない。
また実施例においては、環状画素群の各画素は互いKl
l接しているものとして示したが、かならずしもその必
要はない。すなわち、この環状i&累群は着目画素の周
辺に何らかの明暗パターンのエツジがあるか否がを判別
するために設けられたものであるから、そのflii状
画素群の2元的な形状は、円形以外に矩形としてもよく
、さらに各画素が互いにIl接していなくてもよい。
l接しているものとして示したが、かならずしもその必
要はない。すなわち、この環状i&累群は着目画素の周
辺に何らかの明暗パターンのエツジがあるか否がを判別
するために設けられたものであるから、そのflii状
画素群の2元的な形状は、円形以外に矩形としてもよく
、さらに各画素が互いにIl接していなくてもよい。
ところで、説明は相前後するが、本実施例において、3
つの異なるレベル、すなわち基準電圧V、、V、、V、
の実際の負を述べる。
つの異なるレベル、すなわち基準電圧V、、V、、V、
の実際の負を述べる。
基準電圧■1は、先にも述べたように1画像信号の振幅
の中心、すなわち変調度50嘩の@kK定メル。基準t
圧V t ハmj II!信号ノfII!1度80〜
70%に1基準電圧V、は変調度の20〜30チに定め
られる。これは、FjiJ像信号に電気的な雑音が入る
ためであり、例えば基準電圧■、を変調度が20%より
も小さくなる値にすると、画gII信号の暗パターンに
相当する部分か雑音によって、あたかも微小な明パター
ン(1画素程度の大きさ)として2値化されてしまうか
らである。
の中心、すなわち変調度50嘩の@kK定メル。基準t
圧V t ハmj II!信号ノfII!1度80〜
70%に1基準電圧V、は変調度の20〜30チに定め
られる。これは、FjiJ像信号に電気的な雑音が入る
ためであり、例えば基準電圧■、を変調度が20%より
も小さくなる値にすると、画gII信号の暗パターンに
相当する部分か雑音によって、あたかも微小な明パター
ン(1画素程度の大きさ)として2値化されてしまうか
らである。
尚、上記基準電圧v、、v、、v、は、説明上0■に対
して一定値とした。ところが画像信号は走査に応じて振
幅がOVK対して変動(いわゆるシエイディング)した
り、2饅化する対象画像の明部、暗部の輝度等が照明の
むら等によって、微妙Kf動したりする。
して一定値とした。ところが画像信号は走査に応じて振
幅がOVK対して変動(いわゆるシエイディング)した
り、2饅化する対象画像の明部、暗部の輝度等が照明の
むら等によって、微妙Kf動したりする。
この場合には、画像信号の振幅量のみを検出して、その
蚕幅量の大きさに応じて各基準電圧Vl 、V宜、v
’、の絶対値やバランスを可変すれば、上記実施例と同
様の効果が得られる。
蚕幅量の大きさに応じて各基準電圧Vl 、V宜、v
’、の絶対値やバランスを可変すれば、上記実施例と同
様の効果が得られる。
また、本発明によれば、走査線が明暗パターンのエツジ
付近を平行に通った際に生じるiir*信号の変動に対
しても影響を受けず、極めて正確な2値化が達成される
。すなわち、纂10図に示すように、暗パターン2のエ
ツジEgの付近の明部を走査線SIが通ると、理想的な
1kifII信号は信号shのようになる。
付近を平行に通った際に生じるiir*信号の変動に対
しても影響を受けず、極めて正確な2値化が達成される
。すなわち、纂10図に示すように、暗パターン2のエ
ツジEgの付近の明部を走査線SIが通ると、理想的な
1kifII信号は信号shのようになる。
ところが、暗パターン2の影響によって実際には、わず
かに落ち込んだ信号Sh′のようKなる。このことは、
エツジEg付近の暗部を走査i18 mが過ったときも
同様で、理想的なjI像信号としての信号S/に対して
、わずかに浮き上った信号Sノ′となる。ところがエツ
ジEgの付近を走査線が通るときは、切出部Wf)@状
画累群に対応する各ビット中にはかならず「1」と「0
」とが存在する。従つて、エツジEgの付近を平行に走
査線か通るとき、最終的に出力される信号BSとしては
、信号Mが選択される。
かに落ち込んだ信号Sh′のようKなる。このことは、
エツジEg付近の暗部を走査i18 mが過ったときも
同様で、理想的なjI像信号としての信号S/に対して
、わずかに浮き上った信号Sノ′となる。ところがエツ
ジEgの付近を走査線が通るときは、切出部Wf)@状
画累群に対応する各ビット中にはかならず「1」と「0
」とが存在する。従つて、エツジEgの付近を平行に走
査線か通るとき、最終的に出力される信号BSとしては
、信号Mが選択される。
このように、本発明によれば明暗パターンのエツジ部を
正確に2値化すると共に、画像信号中の微小パターンに
ついても正確に2値化することができ、生成される2値
minは極めて原jl儂に近い正確なものとなる。
正確に2値化すると共に、画像信号中の微小パターンに
ついても正確に2値化することができ、生成される2値
minは極めて原jl儂に近い正確なものとなる。
第1図は、原ill像信号を示す囚、
第2図は、2値化回路を示す図、
第3図は、画像信号を示す図、
第4図は、従来技術の欠点を説明するためのm**号を
示す図、 第5図及び第6図は、本発明の!l!施例の画像信号の
2僅化装置を示す図、 第7図は、切出部の特定ビットパターンを示す図、 第8図は、本発明の詳細な説明する図、第9図は、画像
信号とR状1ikl木群とを比較して示す図、及び 第10図は、本発明の画像信号を示す図である。 〔生景部分の符号の説明〕 2値化回路・・・・・・・・・ 21,22.23切出
回路 ・・・・・・・・・W
示す図、 第5図及び第6図は、本発明の!l!施例の画像信号の
2僅化装置を示す図、 第7図は、切出部の特定ビットパターンを示す図、 第8図は、本発明の詳細な説明する図、第9図は、画像
信号とR状1ikl木群とを比較して示す図、及び 第10図は、本発明の画像信号を示す図である。 〔生景部分の符号の説明〕 2値化回路・・・・・・・・・ 21,22.23切出
回路 ・・・・・・・・・W
Claims (1)
- 【特許請求の範囲】 1 アナログの原画像信号を2値化する装置において、
鉄属画像信号を異なる3つのレベルで2値化して、3つ
のiii*2値信号を発信号る2値化回路と;該3つの
画像2値信号のうち、中間のレベルで2僅化した画II
2復信号から、原画像中の着目画素の周りをとり囲む複
数のWIJA累に対応した2値情報を順次切り出す切出
口路と;該2値情報中の論理値の状態を検出して、その
検出結果に基づいて前記3つの画像2値信号のうち、い
ずれか1つを2値画像の生成用に出力する検出回路とを
備えたことを待機とするii僚傷信号2値化装置。 2 前記検出回路は、前記切出回路によって切り出され
た2値情報が、異なる論理値を含む第1状態と、全て一
方の論理値からなる第2状態と、全て他方の論理値から
なる第3状態とを検出するテンプレート回路を含むこと
を特徴とする特許請求の範囲第1項記載の画像信号の2
値化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57000396A JPS58117773A (ja) | 1982-01-06 | 1982-01-06 | 画像信号の2値化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57000396A JPS58117773A (ja) | 1982-01-06 | 1982-01-06 | 画像信号の2値化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58117773A true JPS58117773A (ja) | 1983-07-13 |
JPH0516225B2 JPH0516225B2 (ja) | 1993-03-03 |
Family
ID=11472640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57000396A Granted JPS58117773A (ja) | 1982-01-06 | 1982-01-06 | 画像信号の2値化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58117773A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037879A (ja) * | 1983-08-10 | 1985-02-27 | Canon Inc | 2値化回路 |
JPS6037880A (ja) * | 1983-08-10 | 1985-02-27 | Canon Inc | 2値化回路 |
US5200841A (en) * | 1990-05-25 | 1993-04-06 | Nikon Corporation | Apparatus for binarizing images |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181267A (en) * | 1981-04-30 | 1982-11-08 | Fujitsu Ltd | Signal processing circuit |
-
1982
- 1982-01-06 JP JP57000396A patent/JPS58117773A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181267A (en) * | 1981-04-30 | 1982-11-08 | Fujitsu Ltd | Signal processing circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037879A (ja) * | 1983-08-10 | 1985-02-27 | Canon Inc | 2値化回路 |
JPS6037880A (ja) * | 1983-08-10 | 1985-02-27 | Canon Inc | 2値化回路 |
US5200841A (en) * | 1990-05-25 | 1993-04-06 | Nikon Corporation | Apparatus for binarizing images |
Also Published As
Publication number | Publication date |
---|---|
JPH0516225B2 (ja) | 1993-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3927309A (en) | Signal level discrimination circuit | |
JPS58117773A (ja) | 画像信号の2値化装置 | |
JPS5923969A (ja) | 画信号処理装置 | |
JPS6226635B2 (ja) | ||
US5034825A (en) | High quality image scanner | |
JP3239447B2 (ja) | 孤立点判定回路 | |
JPH0433471A (ja) | 画像信号二値化装置 | |
JPS6023390B2 (ja) | パタ−ン読取装置 | |
JPS59123367A (ja) | 画像読取り方式 | |
JPH0583558A (ja) | 2色原稿読取り装置 | |
JPS58130674A (ja) | 二値化装置 | |
JPS6211984A (ja) | 画像2値化方式 | |
JPS6226227B2 (ja) | ||
JPS62297981A (ja) | 画像の2値化方式 | |
JPS5929421Y2 (ja) | 画像情報読取装置 | |
JPH0211948B2 (ja) | ||
JPS58161470A (ja) | 映像信号2値化方式 | |
JP2757868B2 (ja) | 画像情報の2値化処理回路 | |
KR930009161B1 (ko) | 이진 화상의 경계(境界)화소 검출회로 | |
JPS619764A (ja) | 画像処理装置 | |
JPS58159339A (ja) | 平面図形位置検出方法 | |
JPS61147670A (ja) | 映像信号2値化方式 | |
JPS63217476A (ja) | 画像信号二値化装置 | |
JPH0369230B2 (ja) | ||
JPS63186387A (ja) | 2値化回路 |