JPS58112123A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPS58112123A JPS58112123A JP21456181A JP21456181A JPS58112123A JP S58112123 A JPS58112123 A JP S58112123A JP 21456181 A JP21456181 A JP 21456181A JP 21456181 A JP21456181 A JP 21456181A JP S58112123 A JPS58112123 A JP S58112123A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- path
- path selection
- response time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、データ処理システムにおける入出力制御方式
ＫｒｊＡシ、、＊に複数のチャネル装置を介して入出力
装置を選択するパスが多重に設けられているような大田
方システムにオケる、効率的なノくス選択制御方式に関
する。
ＫｒｊＡシ、、＊に複数のチャネル装置を介して入出力
装置を選択するパスが多重に設けられているような大田
方システムにオケる、効率的なノくス選択制御方式に関
する。
（２）技術の背景
第１図は、本発明が対象としている入出力処理システム
の１例を示したものであ−る。図は、３台の物理チャネ
ルＣＨＩ、ＣＨ２１，Ｃ，Ｈ３と、６台のディスク装置
Ｄｌ乃至Ｄ６とで構成された入出カシステムを示す、デ
ィスク・装置Ｄｉ ＊ Ｄ２ ＋ Ｄ３は、物理チャネ
ルＣＨＩとＣＨ２とに結合され、他力、Ｄ４ ？ Ｄ５
ｔ ＤｌｌはＣＨ２とＣＨ３とに結合されている。
の１例を示したものであ−る。図は、３台の物理チャネ
ルＣＨＩ、ＣＨ２１，Ｃ，Ｈ３と、６台のディスク装置
Ｄｌ乃至Ｄ６とで構成された入出カシステムを示す、デ
ィスク・装置Ｄｉ ＊ Ｄ２ ＋ Ｄ３は、物理チャネ
ルＣＨＩとＣＨ２とに結合され、他力、Ｄ４ ？ Ｄ５
ｔ ＤｌｌはＣＨ２とＣＨ３とに結合されている。
この結果、各ディスク装置は、選択可能な２つのアクセ
ス・パスをもつことになる。
ス・パスをもつことになる。
入出カシステムＫＮいて入出力制御を司るＩ／０スーパ
ーバイザ（ｘｏｓ ）は、ディスク装置Ｄ１゜Ｄ２．Ｄ
３にアクセスできるチャネル群ＣＨＩ、ＣＨ２ｔ、１つ
の論理チャネルＬＣＨ１として扱い、同様にして、ディ
スク装置Ｄ４．Ｄｌｓ、Ｄ、ＶＣ対する物理チャネルＣ
Ｈ２，ＣＨ３を、１つの論理チャネルＬＣＨ２として扱
っている。
ーバイザ（ｘｏｓ ）は、ディスク装置Ｄ１゜Ｄ２．Ｄ
３にアクセスできるチャネル群ＣＨＩ、ＣＨ２ｔ、１つ
の論理チャネルＬＣＨ１として扱い、同様にして、ディ
スク装置Ｄ４．Ｄｌｓ、Ｄ、ＶＣ対する物理チャネルＣ
Ｈ２，ＣＨ３を、１つの論理チャネルＬＣＨ２として扱
っている。
そこで、ＬＣＨＩとＬＣＨ２とにおいて、たとえばそれ
ぞれの配下の２つの物理チャネルに、均等なパスの配分
を行なったような場合には、両方の論理チャネルに属す
る物理チャネルＣＨ２の負荷は、他のＣＨＩ、ＣＨ３よ
りも大きくなり、ＣＨ２を経由するパスな指定されたデ
ィスク装置からの物理チャネル時ちが、データ転送中で
あるなどの理由で多発して、物理チャネルＣＨ２からの
要求は、他よりも長い応答時間をもつようＫなる。
ぞれの配下の２つの物理チャネルに、均等なパスの配分
を行なったような場合には、両方の論理チャネルに属す
る物理チャネルＣＨ２の負荷は、他のＣＨＩ、ＣＨ３よ
りも大きくなり、ＣＨ２を経由するパスな指定されたデ
ィスク装置からの物理チャネル時ちが、データ転送中で
あるなどの理由で多発して、物理チャネルＣＨ２からの
要求は、他よりも長い応答時間をもつようＫなる。
そのため、このような負荷のアンバランスにより、入出
力処理全体の効率が低下することになる。
力処理全体の効率が低下することになる。
（３）従来技術と問題点
従来、入出カシステＡＫ＄！ける入出力パス選択法とし
ては、ＲＯＴＡ］ｉｉ 、８ＦｉＱ 、ＬＣＵなどの手
法が用いられているが、これらは、それぞれのシステム
の物理構成に基づいてパス選択を行なうものである。し
かも選択法が固定されているため、実際の入出力処理で
、バス関に負荷のかたよりができても、対処することが
できなかった。
ては、ＲＯＴＡ］ｉｉ 、８ＦｉＱ 、ＬＣＵなどの手
法が用いられているが、これらは、それぞれのシステム
の物理構成に基づいてパス選択を行なうものである。し
かも選択法が固定されているため、実際の入出力処理で
、バス関に負荷のかたよりができても、対処することが
できなかった。
（４）発明の目的
本発明は、上述した入出カシステムにおいて、負荷の配
分が均等化するよ５Ｋ、パス選択順序を動的に変更する
入出力制御方式を提供することを目的とする。
分が均等化するよ５Ｋ、パス選択順序を動的に変更する
入出力制御方式を提供することを目的とする。
（５）発明の構成
本発明は、各パス毎の応答時間を監視し、これをパス選
択論理にフィードバックすることにより、上記目的を達
成するものであり、その発明の構成は、 複数の入出力装置と、＃複数の入出力装置の各々に対し
て設けられた複数の入出力バスと、パス選択手段とを有
する入出力システムにおいて、上記複数の入出力パスの
選択順序を表わすパターンをそれぞれが含む複数のエン
トリで構成されたパス選択テーブル手段と、入出力装置
に対するアクセス要求が起る度に上記パス選択テーブル
手段から胱出すエントリ位ｆＩｔｖｌｉｉ１次変更する
ポインタ手段と、＃、ｌｌ！出したエントリの入出力バ
ス選択胴厚パターンにしたがって上記パス選択手段を制
御する手段と、各入出力パスの応答時間を監視して上記
パス選択テーブル手段のエントリ内容を修正し最適化す
る手段とを備えて入出力パス選択の平均応答時間を短縮
するように制御することを特徴としている。
択論理にフィードバックすることにより、上記目的を達
成するものであり、その発明の構成は、 複数の入出力装置と、＃複数の入出力装置の各々に対し
て設けられた複数の入出力バスと、パス選択手段とを有
する入出力システムにおいて、上記複数の入出力パスの
選択順序を表わすパターンをそれぞれが含む複数のエン
トリで構成されたパス選択テーブル手段と、入出力装置
に対するアクセス要求が起る度に上記パス選択テーブル
手段から胱出すエントリ位ｆＩｔｖｌｉｉ１次変更する
ポインタ手段と、＃、ｌｌ！出したエントリの入出力バ
ス選択胴厚パターンにしたがって上記パス選択手段を制
御する手段と、各入出力パスの応答時間を監視して上記
パス選択テーブル手段のエントリ内容を修正し最適化す
る手段とを備えて入出力パス選択の平均応答時間を短縮
するように制御することを特徴としている。
（６）発明の実施例
以下に１本発明を実施例にしたがって詳述する。
第２図は、本発明によるパス選択テーブルの機能を説明
するための実施例を示す。
するための実施例を示す。
同図において、ｌは論理チャネルＬＣＨ１用のパス選択
テーブル、２は論理チャネルＬＣＨｇ用のバス選択テー
ブルを表わし、１′、ＩＮ、２′、２′は、それぞれ、
パス選択テーブル１，２が、動的に修正されものを表わ
す。
テーブル、２は論理チャネルＬＣＨｇ用のバス選択テー
ブルを表わし、１′、ＩＮ、２′、２′は、それぞれ、
パス選択テーブル１，２が、動的に修正されものを表わ
す。
Ｉ１０スーパーバイザ（ＩＯ８）は、これらのパス選択
テーブルにしたがって、パスの選択を行なう。
テーブルにしたがって、パスの選択を行なう。
各バスＭ択テーブルは３つのエントリで構成され、各エ
ントリは２つの数字を含んでいる。これらの各エントリ
の数字は、入出カシステムに３６いてパス選択の順序を
制御するためのパターンとなっている。
ントリは２つの数字を含んでいる。これらの各エントリ
の数字は、入出カシステムに３６いてパス選択の順序を
制御するためのパターンとなっている。
たとえば、テーブル１の先頭のエントリ（２゜１）は、
ＩＯ８が、ディスクＤ１乃至り、 ｖｃ対するアクセス
要求を受付けたとき、論理チャネルＬＣＨ１を通じてま
ずＣＨ２を選択し、それがビジ（ＢＵ８Ｙ）の場合に、
ＣＨＩを選択する、というパス選択順序の指示を表わし
ている。テーブル１の２番目のエントリ（２１１）は、
ＩＯ８が、次ＫＬＣＨＩを使用するアクセス要求を受付
けたき、参照される。同様に、３番目のエントリは更に
次のアクセス要求にだいて参照され、再び先頭のエント
リに戻るよ５＃／Ｃされる一ＬＣＨ２用のバス選択テー
ブル２も、テーブル１と全く同じ機能を果す。
ＩＯ８が、ディスクＤ１乃至り、 ｖｃ対するアクセス
要求を受付けたとき、論理チャネルＬＣＨ１を通じてま
ずＣＨ２を選択し、それがビジ（ＢＵ８Ｙ）の場合に、
ＣＨＩを選択する、というパス選択順序の指示を表わし
ている。テーブル１の２番目のエントリ（２１１）は、
ＩＯ８が、次ＫＬＣＨＩを使用するアクセス要求を受付
けたき、参照される。同様に、３番目のエントリは更に
次のアクセス要求にだいて参照され、再び先頭のエント
リに戻るよ５＃／Ｃされる一ＬＣＨ２用のバス選択テー
ブル２も、テーブル１と全く同じ機能を果す。
テーブル１とテーブル２との各エントリのパターンは、
全て、最初ＫＣＨ２を選択する指示を与えるように設定
されている。このため、入出カシステムの動作の進行と
ともに、脣ＫＣＨ２に負荷が集中するようＫなる。そこ
で、後述される最適化のためのパターン修正が行なわれ
る。
全て、最初ＫＣＨ２を選択する指示を与えるように設定
されている。このため、入出カシステムの動作の進行と
ともに、脣ＫＣＨ２に負荷が集中するようＫなる。そこ
で、後述される最適化のためのパターン修正が行なわれ
る。
テーブル１′または２′は、各々テーブル１または２の
先頭エントリのパターンを反転し、パス選択順序が逆に
なるように修正したものである。これにより、Ｃ）１２
の負荷を減少させることができる。
先頭エントリのパターンを反転し、パス選択順序が逆に
なるように修正したものである。これにより、Ｃ）１２
の負荷を減少させることができる。
この修正処理は、テーブル１または２の状ｓにおいて、
各パスの平均応答時間を監視し、それが過度に長（なっ
た場合に行なわれる。テーブル１“または２“は、テー
ブル１′または２′のパターンによっても、なお負荷が
アンバランスの状態であった場合に、２番目のエントリ
のパターンを反転する修正を行なったものである。
各パスの平均応答時間を監視し、それが過度に長（なっ
た場合に行なわれる。テーブル１“または２“は、テー
ブル１′または２′のパターンによっても、なお負荷が
アンバランスの状態であった場合に、２番目のエントリ
のパターンを反転する修正を行なったものである。
上述した第２図の例は、各パス選択テーブルのエントリ
数が３で、パターンの１！素数が２の場合であるが、エ
ン） ＩＪ数を更に増加すれば、一層きパターンの要素
数が３以上の場合、すなわち、１論理チヤネル中に３以
上の物理チャネルを含む場合には、最良のパターンを修
正用パターンとして選べばよい。
数が３で、パターンの１！素数が２の場合であるが、エ
ン） ＩＪ数を更に増加すれば、一層きパターンの要素
数が３以上の場合、すなわち、１論理チヤネル中に３以
上の物理チャネルを含む場合には、最良のパターンを修
正用パターンとして選べばよい。
また、障害の多いパスは、ハード的にリトライされるケ
ースが多いから、結局、応答・時間が延びて、次第に選
択順位が下り、選択されに（（な ゛る。すなわち、こ
の方式はパス障害にも強い方式、と言える。
ースが多いから、結局、応答・時間が延びて、次第に選
択順位が下り、選択されに（（な ゛る。すなわち、こ
の方式はパス障害にも強い方式、と言える。
第３図は、本発明を適用した冥施例入出カシステムの構
成図である。
成図である。
同図において、３は処理装置、４はＣＨＩ、５はＣＨ２
，６はＣＨ３，７乃至９はディスク装置Ｄ１． Ｄ２．
・・・・・・、八である。また１０はｌ０８４Ｃよる入
出力制御部、１１はそのパス選択機能部、１２は論理チ
ャネルＬＣＨＩ用のパス選択テーブル、１３はそのポイ
ンタ、１４は論理チャネルＬＣＨ２用のパス選択テーブ
ル、１５はそのポインタ、１６は各パス毎の平均応答時
間８よびアクセス頻度を監視する応答時間監視部、１７
はパス選択テーブル修正処理部、をそれぞれ示す。
，６はＣＨ３，７乃至９はディスク装置Ｄ１． Ｄ２．
・・・・・・、八である。また１０はｌ０８４Ｃよる入
出力制御部、１１はそのパス選択機能部、１２は論理チ
ャネルＬＣＨＩ用のパス選択テーブル、１３はそのポイ
ンタ、１４は論理チャネルＬＣＨ２用のパス選択テーブ
ル、１５はそのポインタ、１６は各パス毎の平均応答時
間８よびアクセス頻度を監視する応答時間監視部、１７
はパス選択テーブル修正処理部、をそれぞれ示す。
入出力制御１１ｓ１０は、ユーザからのディスク装置ｌ
ｌＫ対するアクセス要求を受付けると、ＣＣＷの設定等
の入出力処３１に必要なプログラム制御を行なう。この
とき、パス選択機能部１１は、パス選択テーブル１２ま
たは１４を参照して、第２図で観明した方法でパス選択
を行なう。テーブルの参照は、ポインタ１３または１５
により指示されたエン）ＩＪＫついてのみ行なわれる。
ｌＫ対するアクセス要求を受付けると、ＣＣＷの設定等
の入出力処３１に必要なプログラム制御を行なう。この
とき、パス選択機能部１１は、パス選択テーブル１２ま
たは１４を参照して、第２図で観明した方法でパス選択
を行なう。テーブルの参照は、ポインタ１３または１５
により指示されたエン）ＩＪＫついてのみ行なわれる。
ポインタ１３および１５は、テーブル参照が行なわれる
毎に、ポインタ位置を１つずつ移動し、テーブル内の全
エントリが順次的に参照されるよう和する。
毎に、ポインタ位置を１つずつ移動し、テーブル内の全
エントリが順次的に参照されるよう和する。
応答状態監視部１６は、各パスについて、ＳＩＯ命令発
行時刻と完了時刻とを調べ、その差の応答時間および８
ＩＯ命令発行回数のデータを記憶する。
行時刻と完了時刻とを調べ、その差の応答時間および８
ＩＯ命令発行回数のデータを記憶する。
バス選択テーブル修正処理部１７は、応答状態監視部１
６に記憶されている各パスの応答状態データに基づいて
、最適化ルーチンにより、テーブル１２および１４を修
正する処理を行なう。
６に記憶されている各パスの応答状態データに基づいて
、最適化ルーチンにより、テーブル１２および１４を修
正する処理を行なう。
最適化ルーチンのアルゴリズムは、次のようなものであ
る。
る。
■ 応答状態データに基づいて、平均応答時間の小さい
パス顔のパターンを作成する（最良パターン）。
パス顔のパターンを作成する（最良パターン）。
■ パス選択テーブルの各エントリについて、■の最良
パターンと逆のパターン（最悪パターン）またはそれに
近いパターンをもつエントリを１つ探す。
パターンと逆のパターン（最悪パターン）またはそれに
近いパターンをもつエントリを１つ探す。
■ ■で求めたエントリを、■の最良パターンで置き換
える。
える。
なＳ、パス選択テーブル修正処理は、パス間の負荷のア
ンバランスが一定の大きさを超えた場合に起動されるが
、定期的に起動されるよ５Ｋしてもよい。
ンバランスが一定の大きさを超えた場合に起動されるが
、定期的に起動されるよ５Ｋしてもよい。
（７）発明の効果
以上述べたように１本発明によれば、入出力パス選択に
用いるアルゴリズムは物理構成に無関係であるため、シ
ステム構成の変更に対しても適応が容易であり、かつ動
的に入出力バス毎の負荷を均一化することができるため
、システム全体の処理効率を向上させることができる。
用いるアルゴリズムは物理構成に無関係であるため、シ
ステム構成の変更に対しても適応が容易であり、かつ動
的に入出力バス毎の負荷を均一化することができるため
、システム全体の処理効率を向上させることができる。
第１図は、本発明が適用される入出カシステムの構成図
、第２図はパス選択テーブルの実施例による機能説明図
、第３図は実施例の入出カシステム構成図である。 図において、１．１’、１’および２．２’、２”は、
バス選択テーブルの修正処理過、３は処理装置、４乃至
６はチャネル、７乃至９はディスク装置、１０は入出力
制御部、１１はバス選択機能部、１２゜１４はパス選択
テーブル、１３．１５はポインタ、１６は応答状態監視
部、１７はバス選択テーブル修正処理部１７、をそれぞ
れ表わす。 特許出願人 富士通株式会社 代理人弁理士 良否用 文 廣 ｆ’ｌ［！１ 才２凹
、第２図はパス選択テーブルの実施例による機能説明図
、第３図は実施例の入出カシステム構成図である。 図において、１．１’、１’および２．２’、２”は、
バス選択テーブルの修正処理過、３は処理装置、４乃至
６はチャネル、７乃至９はディスク装置、１０は入出力
制御部、１１はバス選択機能部、１２゜１４はパス選択
テーブル、１３．１５はポインタ、１６は応答状態監視
部、１７はバス選択テーブル修正処理部１７、をそれぞ
れ表わす。 特許出願人 富士通株式会社 代理人弁理士 良否用 文 廣 ｆ’ｌ［！１ 才２凹
Claims (1)
- 複数の入出力装置と、骸複数の入出力装置の各々に対し
て設けられ゛た複数の入出力パスと、パス選択手段とを
有する入出カシステムにおいて、上記複数の入出力パス
の選択順序を表わすパターンをそれぞれが含む複数のエ
ントリで構成されたバス選択テーブル手段と、入出力装
置に対するアクセス要求が起る度に上記パス選択テーブ
ル手段から読出すエントリ位置を順次変更するポインタ
手段と、該読出したエントリの入出力バス選択胴厚パタ
ーンにしたがって上記パス選択手段を制御する手段と、
各入出力バズの応答時間を監視して上記バス選択テーブ
ル手段のエントリ内容を修正し最適化する手段とを備え
て、入出力パス選択の平均応答時間を短縮するように制
御することを特徴とする大田力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21456181A JPS6041384B2 (ja) | 1981-12-25 | 1981-12-25 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21456181A JPS6041384B2 (ja) | 1981-12-25 | 1981-12-25 | 入出力制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58112123A true JPS58112123A (ja) | 1983-07-04 |
| JPS6041384B2 JPS6041384B2 (ja) | 1985-09-17 |
Family
ID=16657757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21456181A Expired JPS6041384B2 (ja) | 1981-12-25 | 1981-12-25 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6041384B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156137A (ja) * | 1983-09-30 | 1985-08-16 | Fujitsu Ltd | 要求パタ−ンデ−タ転送装置 |
| US5613066A (en) * | 1993-10-01 | 1997-03-18 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
-
1981
- 1981-12-25 JP JP21456181A patent/JPS6041384B2/ja not_active Expired
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156137A (ja) * | 1983-09-30 | 1985-08-16 | Fujitsu Ltd | 要求パタ−ンデ−タ転送装置 |
| US5613066A (en) * | 1993-10-01 | 1997-03-18 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
| US5878204A (en) * | 1993-10-01 | 1999-03-02 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
| US6092216A (en) * | 1993-10-01 | 2000-07-18 | Fujitsu Limited | Disk controlling apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6041384B2 (ja) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719426B2 (ja) | デイスク制御装置 | |
| JPS58112123A (ja) | 入出力制御方式 | |
| JPS6126152A (ja) | アドレスチエツク方式 | |
| JPS5960651A (ja) | モジユ−ル間の制御遷移管理方式 | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS588336A (ja) | デ−タ転送方法 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JPS63184848A (ja) | マイクロプロセツサ | |
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| JP2553094B2 (ja) | 割込み制御装置 | |
| JPH06175857A (ja) | プログラム生成処理装置 | |
| JPS633336A (ja) | システム生成方式 | |
| JPS5998232A (ja) | デ−タバスの優先度制御方式 | |
| JPH0619840A (ja) | データプロセッサ | |
| JPS6232745A (ja) | 回線処理システム | |
| JPS63118854A (ja) | デ−タ転送制御方式 | |
| JPH05158859A (ja) | 情報処理装置 | |
| JPH0279147A (ja) | 情報処理装置 | |
| JPS5931737B2 (ja) | 多重制御デ−タ処理システム | |
| JPH01124047A (ja) | タイムシェアリングシステム | |
| JPH03180934A (ja) | 割込み優先制御方式 | |
| JPH04245363A (ja) | バス調停方式 | |
| JPH04239954A (ja) | 入出力制御装置 | |
| JPS629446A (ja) | 情報処理装置 | |
| JPH0315777B2 (ja) |