JPS63184848A - マイクロプロセツサ - Google Patents

マイクロプロセツサ

Info

Publication number
JPS63184848A
JPS63184848A JP62017583A JP1758387A JPS63184848A JP S63184848 A JPS63184848 A JP S63184848A JP 62017583 A JP62017583 A JP 62017583A JP 1758387 A JP1758387 A JP 1758387A JP S63184848 A JPS63184848 A JP S63184848A
Authority
JP
Japan
Prior art keywords
circuit
address
program
microprocessor
address space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62017583A
Other languages
English (en)
Inventor
Toru Henmi
逸見　亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62017583A priority Critical patent/JPS63184848A/ja
Publication of JPS63184848A publication Critical patent/JPS63184848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサに関するもので、特にプロ
グラムの暴走時の制御に関する。
〔従来の技術〕
従来、マイクロプロセッサは、実アドレス空間のすべて
のアドレスに対してメモリアクセスが可能となっている
。従って、物理的に半導体メモリが実装されていない実
アドレス空間に対しても同様にメモリアクセスが行なわ
れる。
〔発明が解決しようとする問題点〕
上述した従来のマイクロプロセッサを使用したシステム
においては、ノイズ、サージ等なんらかの要因でマイク
ロプロセッサが半導体メモリを実装していない実アドレ
ス空間をアクセスして、プログラムが暴走してしまう欠
点があった。
本発明の目的は、上記欠点を除去しマイクロプロセッサ
のプログラムが暴走した場合に、強制的にプログラムの
流れを変えることができるマイクロプロセッサを提供す
ることにある。
〔問題点を解決するための手段〕
本発明のマイクロプロセッサは、複数のアクセスを禁止
とするアドレス空間をプログラマブルに指定する回路と
、この回路により指定されたアドレス空間と実アドレス
生成回路により決定された実アドレスを比較する比較判
定回路と、この比較判定回路から出力される信号を入力
とする割り込み制御回路を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の要部のブロック図である
。
この実施例のマイクロプロセッサは、アクセスを禁止と
する複数のアドレス空間をプログラマブルに指定する回
路１と、この回路により指定されたアドレス空間と実ア
ドレス生成回路２により決定された実アドレスを比較し
て一致していれば、割り込み制御回路４に判定信号５を
出力する比較判定回路３とを含んで構成される。
次に、この実施例の動作について説明する。本マイクロ
プロセッサを用いたシステムで半導体メモリが実装され
ていないアドレス空間をプログラムにより回路１に設定
する。そして、比較判定回路３はプログラム実行中にア
クセスするアドレスを逐一監視し、回路１で指定された
該当アドレスへのアクセスが発生するとただちに、割り
込み制御回路４に制御を移す。従って、割り込みアドレ
スに暴走対策のプログラムを書いておけば良い。
第２図に、アクセスを禁止とする実アドレス空間指定回
路の例のブロック図を示す。レジスタ１に実アドレスの
開始アドレスをプログラムにより設定する。同様に、レ
ジスタ２に実アドレスの終了アドレスを設定する。この
２つのレジスタを１組としてアクセスを禁止とする実ア
ドレス空間を１つ指定する。従って、アクセスを禁止と
する実アドレス空間を複数指定する場合は、このレジス
タの組をいくつか用意すれば良い。
〔発明の効果〕
以上説明したように本発明は、半導体メモリを実装して
いない実アドレスの空間をプログラムで指定することに
より、プログラム実行中にアクセスする実アドレスと比
較し、結果が一致していれば割り込みによりブログラム
の流れを強制的に変える機能を有することにより、暴走
を防止することが可能なマイクロプロセッサが実現でき
るという効果が得られる。
【図面の簡単な説明】
第１図は本発明の一実施例の要部のブロック図である。 １・・・・・・アクセスを禁止とする実アドレス空間指
定回路、２・・・・・・実アドレス生成回路、３・・・
・・・比較判定回路、４・・・・・・割り込み制御回路
、５・旧・・判定信号、 第２図は、アクセスを禁止とする実アドレス空間指定回
路例のブロック図である。 １′・・・・・・レジスタ１．２’−・・・・・レジス
タ２．３’・・・・・・インバータ回路、４′・・・・
・・内部データバス、５′・・・・・・書き込み信号、
６′・・・・・・レジスタ選択信号。 代理人　弁理士　　内　原　　　晋：’　；、７：、、
’　：　：　：　１＼第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. マイクロプロセッサの実アドレス空間に、アクセス禁止
    とする複数のアドレス空間をプログマラブルに指定する
    回路と、この回路により指定されたアドレス空間と実ア
    ドレス生成回路により決定された実アドレスを比較する
    比較判定回路と、この比較判定回路から出力される信号
    を入力とする割り込み制御回路を内蔵することを特徴と
    するマイクロプロセッサ。
JP62017583A 1987-01-27 1987-01-27 マイクロプロセツサ Pending JPS63184848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62017583A JPS63184848A (ja) 1987-01-27 1987-01-27 マイクロプロセツサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62017583A JPS63184848A (ja) 1987-01-27 1987-01-27 マイクロプロセツサ

Publications (1)

Publication Number Publication Date
JPS63184848A true JPS63184848A (ja) 1988-07-30

Family

ID=11947925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62017583A Pending JPS63184848A (ja) 1987-01-27 1987-01-27 マイクロプロセツサ

Country Status (1)

Country Link
JP (1) JPS63184848A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079230A (ja) * 2004-09-08 2006-03-23 Nec Electronics Corp 半導体回路装置及び暴走検出方法
JP2006079180A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp マイクロコンピュータ
CN107818034A (zh) * 2016-09-14 2018-03-20 华为技术有限公司 监测计算机设备中的进程的运行空间的方法以及装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006079180A (ja) * 2004-09-07 2006-03-23 Nec Electronics Corp マイクロコンピュータ
JP2006079230A (ja) * 2004-09-08 2006-03-23 Nec Electronics Corp 半導体回路装置及び暴走検出方法
JP4522799B2 (ja) * 2004-09-08 2010-08-11 ルネサスエレクトロニクス株式会社 半導体回路装置及び暴走検出方法
CN107818034A (zh) * 2016-09-14 2018-03-20 华为技术有限公司 监测计算机设备中的进程的运行空间的方法以及装置
CN107818034B (zh) * 2016-09-14 2021-02-12 华为技术有限公司 监测计算机设备中的进程的运行空间的方法以及装置

Similar Documents

Publication Publication Date Title
US10983924B2 (en) Information processing device and processor
US4514808A (en) Data transfer system for a data processing system provided with direct memory access units
US4325116A (en) Parallel storage access by multiprocessors
US5317747A (en) Multiprocessor system and interruption control device for controlling interruption requests between processors and peripheral devices in the multiprocessor system
JPH0467224B2 (ja)
US11366940B2 (en) Secure-aware bus system
JPS63184848A (ja) マイクロプロセツサ
US11132305B1 (en) Automatic static region generation for memory protection units (MPUs)
JP2568017B2 (ja) マイクロプロセッサ及びそれを使用したデータ処理システム
JPS59116866A (ja) 計算機システムの記憶装置
JPS59229662A (ja) 共有メモリ制御回路
JPS61211759A (ja) マルチｃｐｕシステムにおける２ポ−トメモリ制御回路
JPS61165172A (ja) メモリアクセス制御方式
JPS6345669A (ja) マルチプロセツサシステム
JPH03232052A (ja) 共有データの排他アクセス方式
JPH02292655A (ja) データ処理装置
JPS59121455A (ja) プレフイクシング方式
JPH02284245A (ja) キャッシュメモリ制御方式
JPH0744470A (ja) データバス監視装置
JPS6352241A (ja) マイクロプロセツサ
JPS62221059A (ja) 中央処理装置
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPH04131938A (ja) データ処理装置
JPH0367357A (ja) マルチｃｐｕシステム
JPS59211149A (ja) コンペアストツプ方式