JPS5811121B2 - デイジタル正弦波合成器 - Google Patents
デイジタル正弦波合成器Info
- Publication number
- JPS5811121B2 JPS5811121B2 JP14297276A JP14297276A JPS5811121B2 JP S5811121 B2 JPS5811121 B2 JP S5811121B2 JP 14297276 A JP14297276 A JP 14297276A JP 14297276 A JP14297276 A JP 14297276A JP S5811121 B2 JPS5811121 B2 JP S5811121B2
- Authority
- JP
- Japan
- Prior art keywords
- sine wave
- memory
- output
- bit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
- H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02B—INTERNAL-COMBUSTION PISTON ENGINES; COMBUSTION ENGINES IN GENERAL
- F02B75/00—Other engines
- F02B75/02—Engines characterised by their cycles, e.g. six-stroke
- F02B2075/022—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle
- F02B2075/027—Engines characterised by their cycles, e.g. six-stroke having less than six strokes per cycle four
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、ディジタル正弦波合成器に関するものである
。
。
従来技術によるディジタル正弦波合成器は第１図に示す
ように、Ｎ進のアドレスカウンタ１１と、Ｎ語のメモリ
ー１２と、ディジタルアナログ変換器１３から成り、出
力線１４に正弦波を発生するというものである。
ように、Ｎ進のアドレスカウンタ１１と、Ｎ語のメモリ
ー１２と、ディジタルアナログ変換器１３から成り、出
力線１４に正弦波を発生するというものである。
（但し、Ｎは２の累乗とする）すなわち、メモリー１２
は、正弦波１周期をＮ等分したサンプル値 をアドレスｋに記憶し、アドレスカウンタ１１の出力ｌ
に対応するアドレスのサンプル値を、ディジタルアナロ
グ変換器１３に読み出す。
は、正弦波１周期をＮ等分したサンプル値 をアドレスｋに記憶し、アドレスカウンタ１１の出力ｌ
に対応するアドレスのサンプル値を、ディジタルアナロ
グ変換器１３に読み出す。
従ってアドレスカウンタ１１を所定の周期でカウントア
ツプすると、所要の正弦波が出力線１４に合成できる。
ツプすると、所要の正弦波が出力線１４に合成できる。
ところが、従来技術によるとメモリー１２の容量が正弦
波１周期分即ちＮ語必要であり、装置全体でメモリーの
占める容積及び消費電力が大きくなる欠点があった。
波１周期分即ちＮ語必要であり、装置全体でメモリーの
占める容積及び消費電力が大きくなる欠点があった。
本発明の目的は、上記従来技術の欠点をなくし、同等の
機能を、より少ないメモリー容量で実現できるディジタ
ル正弦波合成器を提供するにある。
機能を、より少ないメモリー容量で実現できるディジタ
ル正弦波合成器を提供するにある。
本発明の特徴は、正弦波サンプルの位相を従来技術によ
る方式より２分の１サンプルだけ移動し、かつ４分の１
周期分のサンプルのみをメモリーに記憶するようにした
ことである。
る方式より２分の１サンプルだけ移動し、かつ４分の１
周期分のサンプルのみをメモリーに記憶するようにした
ことである。
即ち、Ｎ／４語のメモリーのアドレスｋに
なるサンプル値を記憶し、ビット反転回路及び符号反転
回路を用いて次に述べる方法で１周期分の正弦波を合成
する。
回路を用いて次に述べる方法で１周期分の正弦波を合成
する。
Ｎ進のアドレスカウンタの出力ｌが、Ｎ語のメモリーに
正弦波１周期分のサンプルを記憶しているときと同様に
与えられるとして、アドレスカウンタの出力ｌと、Ｎ／
４語のメモリーのアドレスにの関係を、 とし、また（３）と（４）のときメモリーの出力の符号
を反転する。
正弦波１周期分のサンプルを記憶しているときと同様に
与えられるとして、アドレスカウンタの出力ｌと、Ｎ／
４語のメモリーのアドレスにの関係を、 とし、また（３）と（４）のときメモリーの出力の符号
を反転する。
例えばＮが１６で、正弦波の４分の１周期が４語のメモ
リーに記憶されている場合を下表に示す。
リーに記憶されている場合を下表に示す。
上表の例から明らかな様に、Ｎが２の累乗のとき次の事
項が成り立つ。
項が成り立つ。
（１）メモリーのアドレスにの条件は、アドレスレジス
タの出力ｌの最上位２ビツトの値 （’０１１）２により決まる。
タの出力ｌの最上位２ビツトの値 （’０１１）２により決まる。
（２）メモリーのアドレスにの値は、アドレスレジスタ
の出力ｌの最上位２ピツ・を無視したｌの値により決ま
り、これを１′とする。
の出力ｌの最上位２ピツ・を無視したｌの値により決ま
り、これを１′とする。
（３）１１＝Ｏのときｋは１′に等しい。
（４）１．＝１のときｋは１′の各ビットを反転したも
のに等しい。
のに等しい。
（５）１ｏ＝１のときメモリー出力の符号を反転する。
以上の操作は、従来技術による回路にビット反転回路及
び符号反転回路を付加することにより、容易に実現でき
る。
び符号反転回路を付加することにより、容易に実現でき
る。
なお、ビット反転回路はイクスクルーシブオアーで、符
号反転回路はイクスクルーシブオアーとフルアダーで構
成できることは公知であるのでここでの説明は省略する
。
号反転回路はイクスクルーシブオアーとフルアダーで構
成できることは公知であるのでここでの説明は省略する
。
以下第２図に従って本発明の詳細な説明する。
第２図は本発明によるディジタル正弦波合成器の一実施
例を示すものであって、図示の如く、Ｎ進のアドレスカ
ウンタ２１と、ビット反転回路２２と、Ｎ／４語のメモ
リー２３と、符号反転回路２４と、ディジタルアナログ
変換器２５から成り、出力線２８に正弦波を発生するも
のである。
例を示すものであって、図示の如く、Ｎ進のアドレスカ
ウンタ２１と、ビット反転回路２２と、Ｎ／４語のメモ
リー２３と、符号反転回路２４と、ディジタルアナログ
変換器２５から成り、出力線２８に正弦波を発生するも
のである。
また、アドレスカウンタ２１の最上位ビットは符号反転
回路線２６として、真のときメモリー２３の出力の符号
を反転し、アドレスカウンタ２１の最上位ビットの次の
ビットは、ビット反転制御線２７として、真のときアド
レスカウンタ２１の出力の最上位２ビツトを除く各ビッ
トを反転する。
回路線２６として、真のときメモリー２３の出力の符号
を反転し、アドレスカウンタ２１の最上位ビットの次の
ビットは、ビット反転制御線２７として、真のときアド
レスカウンタ２１の出力の最上位２ビツトを除く各ビッ
トを反転する。
メモリー２３は、正弦波の４分の１周期分のサンプルを
記憶し、アドレスカウンタ２１の出力ｌに対応するメモ
リー２３のアドレスにのサンプル値を、ディジタルアナ
ログ変換器２５に読み出す。
記憶し、アドレスカウンタ２１の出力ｌに対応するメモ
リー２３のアドレスにのサンプル値を、ディジタルアナ
ログ変換器２５に読み出す。
従って、アドレスカウンタ２１を所定の周期でカウント
アツプすると、所要の正弦波が出力線２８より合成され
て出力できる。
アツプすると、所要の正弦波が出力線２８より合成され
て出力できる。
以上の説明かられかるように本発明によれば、４従来の
４分の１のメモリー容量で、従来と同等の機能が実現で
き、また、俗語の符号ビットが不要になるため、従来問
題であったメモリーの占める容積及び消費電力の低減に
大きな効果がある。
４分の１のメモリー容量で、従来と同等の機能が実現で
き、また、俗語の符号ビットが不要になるため、従来問
題であったメモリーの占める容積及び消費電力の低減に
大きな効果がある。
第１図は従来技術によるディジタル正弦波合成器の構成
図であり、第２図は本発明の一実施例を示すディジタル
正弦波合成器の構成図である。 ２１・・・・・・アドレスカウンタ、２２・・・・・・
ビット反転回路、２３・・・・・・メモリー、２４・・
・・・・符号反転回路、２５・・・・・・ディジタルア
ナログ変換器、２６・・・・・・符号反転制御線、２７
・・・・・・ビット反転制御線、２８・・・・・・出力
線。
図であり、第２図は本発明の一実施例を示すディジタル
正弦波合成器の構成図である。 ２１・・・・・・アドレスカウンタ、２２・・・・・・
ビット反転回路、２３・・・・・・メモリー、２４・・
・・・・符号反転回路、２５・・・・・・ディジタルア
ナログ変換器、２６・・・・・・符号反転制御線、２７
・・・・・・ビット反転制御線、２８・・・・・・出力
線。
Claims (1)
- １ メモリーに記憶した正弦波サンプル値を順々に読み
出す方式のディジタル正弦波合成器において、２の累乗
数ＮなるＮ進のアドレスカウンタと該アドレスカウンタ
の最上位２ビツトを除く出力の各ビットを最上位２ビツ
トの下位ビットの値により制御するビット反転回路と、
該ビット反転回路の出力をアドレス入力とするＮ／４語
のメモリーと、該メモリーの出力の符号をアドレスカウ
ンタの最上位２ビツトの上位ビットの値により佑ｇする
符号反転回路と、該符号反転回路の出力を入力とするデ
ィジタルアナログ変換回路とから成り前記メモリーのア
ドレスに、５ｉｎ２ｐ／Ｎ（ｋ十２／２）（ｋ＝０．１
・・・・・・、Ｎ／４−１）なるサンプル値を配憶する
ように構成したことを特徴とするディジタル正弦波合成
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14297276A JPS5811121B2 (ja) | 1976-11-30 | 1976-11-30 | デイジタル正弦波合成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14297276A JPS5811121B2 (ja) | 1976-11-30 | 1976-11-30 | デイジタル正弦波合成器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5368056A JPS5368056A (en) | 1978-06-17 |
| JPS5811121B2 true JPS5811121B2 (ja) | 1983-03-01 |
Family
ID=15327930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14297276A Expired JPS5811121B2 (ja) | 1976-11-30 | 1976-11-30 | デイジタル正弦波合成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5811121B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4524326A (en) * | 1982-07-22 | 1985-06-18 | Amca International Corp. | Digitally-driven sine/cosine generator and modulator |
| JPS59110207A (ja) * | 1982-12-15 | 1984-06-26 | Rohm Co Ltd | 波形発生回路 |
| JPH01194404A (ja) * | 1988-01-29 | 1989-08-04 | Shin Kobe Electric Mach Co Ltd | 着磁装置 |
-
1976
- 1976-11-30 JP JP14297276A patent/JPS5811121B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5368056A (en) | 1978-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5811121B2 (ja) | デイジタル正弦波合成器 | |
| JPS6041769B2 (ja) | アドレス指定方式 | |
| US3716843A (en) | Modular signal processor | |
| US6992948B2 (en) | Memory device having address generating circuit using phase adjustment by sampling divided clock to generate address signal of several bits having one bit changed in sequential order | |
| Moorer et al. | The 4C machine | |
| US4723258A (en) | Counter circuit | |
| JPS638971A (ja) | 多項式ベクトル演算実行制御装置 | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPH0310198B2 (ja) | ||
| JPS593759B2 (ja) | 波形メモリ読み出し方式 | |
| JPS6241438Y2 (ja) | ||
| SU1665374A1 (ru) | Устройство дл делени | |
| JPH0724812Y2 (ja) | 多入力デジタルフィルタ | |
| JPH0221774Y2 (ja) | ||
| SU549835A1 (ru) | Посто нное запоминающее устройство | |
| SU1405053A1 (ru) | Квадратор | |
| JPH0125443B2 (ja) | ||
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JP2642731B2 (ja) | アドレス発生回路 | |
| SU744731A1 (ru) | Посто нное запоминающее устройство | |
| SU550679A1 (ru) | Запоминающее устройство с самоконтролем | |
| JPH0311565B2 (ja) | ||
| JPS62249228A (ja) | シフト装置 | |
| JPS61288636A (ja) | フレ−ム変換回路 | |
| JPS61224039A (ja) | デイジタル対数変換回路 |