JPS593759B2 - 波形メモリ読み出し方式 - Google Patents

Description

【発明の詳細な説明】 この発明は波形メモリ読み出し方式に関し、特 一に電
子楽器の音源波形として使用される正弦波あるいは三角
波などの対称波形の読み出しに有効な方式に関する。

対称波形を読み出す場合、波形メモリには１周期波形の
みを記憶し、残りの一周期波形はメモリ ’の読み出し
方向を切り替えることにより得るようにすることは従来
から行なわれている。

第１図はその一例を示すもので、波形メモリ２０には例
えば三角波の半波形がアドレス０から１５までの合計１
６のサンプル点に分割されて記憶されている０、一この
波形メモリ２０を２進コード化された５ビットのアドレ
ス信号ＡＤによつて読み出すものとする。すなわち、５
ビットのアドレス信号ＡＤの値は３２通りに変化するの
で、前半の０から１５の間で前半の半波形を読み出し、
後半の１６から３１の間で後半の半波形を読み出せば、
アドレス５ 信号ΛＤの０から３１までの増加の繰返し
により１周期波形を繰返し読み出すことができる。後半
の半波形は波形メモリ２０の読み出し方向を逆にするこ
とにより読み出す。そのために、アドレス信号ＡＤの最
上位ビット（ＭＳＢ）のデータをア１０ドレス信号変換
回路２１の制御データとして用い、このＭＳＢデータを
同回路２１内の排他オア回路の一方入力端に加え、アド
レス信号ＡＤの最上位ビット以外のビットのデータを排
他オア回路の他の入力端に夫々加える。このようにすれ
ば、アト１５ レス信号ＡＤがｏから１５までの間はＭ
ＳＢデータが″ｏ’’であり、下位４ビットのデータは
そのままの値でアドレス信号変換回路２１から出力され
る。アドレス信号変換回路２１の出力Ｘはデコーダ２２
でデコードされ、波形メモリ２０の読み■０ 出しアド
レスを指定する。従つて、アドレス信号ＡＤがｏから１
５までの間は、読み出しアドレスはｏから１５まで進め
られ、波形メモリ２０に記憶されている半波形がそのま
ま（正方向に）読み出される。アドレス信号ＡＤが１６
から３１までノ５ の間はＭＳＢデータが゛１’’であ
るので、下位４ビットのデータはアドレス信号変換回路
２１で夫夫反転される。従つて、アドレス信号変換回路
２１の出力Ｘは１５からｏへ減少していき、波形メモリ
２０はアドレス１５からｏに向けて逆方向ゞ０ に読み
出される。こうして、アドレスｏから１５までの半波形
に引き続いてアドレス１５からｏまでの半波形が読み出
されることにより１周期の対称波形が読み出される。ア
ドレス信号ＡＹ）とアドレス信号変換回路２１の出力Ｘ
との関係を判り易に５くするために、第１表のＡ欄にア
ドレス信号ＡＤの変化状態を示し、それに対応する出力
Ｘの変化状態をＢ欄に示す。このように、対称波形を読
み出す場合は波形メモリに半波形のみを記憶すればよい
ため、メモリの記憶容量の縮少化を計ることができる。
一方、アドレス信号のビツト位置を横方向にシフトする
ことにより、波形メモリから読み出される波形の繰返し
周波数が倍化されることはよく知られている。

この点を利用して、１つのアドレス信号にもとづいて周
波数がオクターブ関係にある複数の波形信号を同時に読
み出すようにすることが電子楽器においては行なわれて
いる。この場合、第１図に示したような従来の波形メモ
リ読み出し方式では、アドレス信号変換回路２１を経由
した信号Ｘのビツト位置をシフトすることはできず、ア
ドレス信号ＡＤをシフトした後でアドレス信号変換回路
２１に加えねばならなかつた。例えば、前記第１表の山
）欄に示す信号Ｘを１ビツト上位桁に（左に）シフトす
ると、周波数を倍化するにはアドレス８から１５の間は
６１１１”から６０００まで減少し、アドレス１６から
２３の間は″０００１から″１１１１まで増加しなけれ
ばならないところ、実際はアドレス８から１５の間は６
０００１から゛１１１１まで増加し、アドレス１６から
２３の間は６１１１１から６０００１まで減少してしま
う。そのため、周波数を倍化するには信号Ｘではなくア
ドレス信号ＡＤをシフトしなければならない。そのため
、従来は、第２図に示すように、排他オア回路から成る
アドレス信号変換回路２１，２１Ａを各メモリ毎に（シ
フトされたアドレス信号毎に）設けねばならなかつた。
第２図では、アドレス信号変換回路２１、デコーダ２２
、及び波形メモリ２０がアドレス信号ＡＤをシフトしな
い系列であり、アドレス信号変換回路２１Ａ１デコーダ
２２Ａ１及び波形メモリ２０Ａがアドレス信号ＡＤを１
ビツト左に（上位桁に）シフトした系列である。従つて
、波形メモリ２０Ａから読み出される波形の周波数は波
形メモリ２０から読み出される波形の２倍となつている
。しかし、従来の方式ではシフトされたアドレス信号毎
にアドレス信号変換回路が必要であるので、コスト高で
あり、かつ集積回路化する場合にチツプ面積を多く占め
る、という欠点があつた。この発明は、波形メモリの読
み出し方式を改良することにより上述のような欠点を除
去するようにしたものである。

この発明の読み出し方式は、アドレス信号をグレイコー
ド化し、グレイコード化されたアドレス信号により対称
波形の半分を記憶した波形メモリを読み出すようにした
ことを特徴とする。以下この発明の一実施例を添付図面
を参照して詳細に説明する。

第３図において、波形メモリ３０は第１図の波形メモリ
２０と同様に対称波形の半分の波形を記憶している。

この半波形はアドレスＯから１５までの１６のサンプル
点に分割され、各サンプル点の振幅値がメモリ３０に記
憶されている。アドレス信号ＡＤは５ビツトの２進信号
であり、前記第１表のＡ欄に示すように、アドレスＯか
ら３１に対応して１０００００１から８１１１１１１ま
での増加を繰返す。２進のアドレス信号ＡＤはバイナリ
・グレイコード変換回路３１に加わり、４ビツトのグレ
イコードに変換される。

バイナリ・グレイコード変換回路３１は、４つの排他オ
ア回路ＥＸｌ〜ＥＸ４から成り、５ビツトの２進アドレ
ス信号ＡＤの隣合うビツトを各排他オア回路ＥＸｌ〜Ｅ
Ｘ４に入力する。

このバイナリ・グレイコード変換回路３１から出力され
るグレイコード化されたアドレス信号ＧＡＤの変化状態
を前記第１表のＣ欄に示す。第１表のＣ欄においてＭＳ
Ｂデータは排他オア回路ＥＸ４の出力であり、ＬＳＢデ
ータは排他オア回路ＥＸｌの出力である。第１表のＣ欄
を参照すると、グレイコード化されたアドレス信号ＧＡ
Ｄはアドレス１６から３１までの間でアドレス１５から
Ｏまでと同じデータが折返していることが判かる。デコ
ーダ３２は４ビツトのグレイコードをアドレス０〜１５
に対応してデコードするものであり、その出力は波形メ
モリ３０のアドレスＯから１５までの各読み出し入力端
子に接続されている。

従つて、２進アドレス信号ＡＤがアドレス２０から１５
まで増加する間は、波形メモリ３０からアドレスＯから
１５までの波形サンプル点振幅値が順次読み出される。
そして、２進アドレス信号ＡＤがアドレス１６から３１
まで増加する間は、グレイコードアドレス信号ＧＡＤは
アドレス１５から０に向けて折返すので、波形メモリ３
０はアドレス１５からＯまで逆方向に読み出される。こ
うして、対称波形の半分だけを記憶した波形メモリ３０
から対称波形の１周期分を読み出すことができる。この
ようにして２進アドレス信号ＡＤがＯから３１までの増
加を繰返すことにより、波形メモリ３０からは対称波形
が繰返し読み出される。ところで、第１表のＣ欄に示す
グレイコードアドレス信号ＧＡＤの下位３ビツトに注目
してみると、アドレス８から１５まではアドレス７から
Ｏまでと同じ値が折返していることが判かる。また、下
位２ビツトに注目してみると、アドレス４から７までは
アドレス３からＯまでと同じ値が折返していることが判
かる。このように、グレイコードにおいては、或るビツ
ト位置よりも下位のビツトのデータは、そのビツトを含
めたデータの変化状態の２倍の繰返し数（周波数）でデ
ータ内容の折返しを繰返している。従つて、メモリアド
レス信号をグレイコードにすれば、アドレス信号を折返
させるための変換回路（第１図及び第２図に示した変換
回路２１，２１Ａのようなもの）が一切不必要となる。
しかも、グレイコードアドレス信号ＧＡＤはそのビツト
位置を横方向に（左に）シフトしても、必らず倍化され
た周波数でデータ内容の折返しを繰返すので、シフトし
たアドレス信号毎に変換回路を設けることも一切不要で
ある。

例えば、第３図の破線で示すように、グレイコードアド
レス信号ＧＡＤをシフトしたものをそのままデコーダ３
２Ａ，３２Ｂ，・・・・・・に入力することができる。
デコーダ３２Ａ及び波形メモリ３０Ａの系列ではグレイ
コードアドレス信号ＧＡＤを１ビツト左に（上位に）シ
フトしたデータをアドレスデータとして用いる。また、
デコーダ３２Ｂ及び波形メモリ３０Ｂの系列ではグレイ
コードアドレス信号ＧＡＤを２ビツト左にシフトしたデ
ータを用いる。従つて、波形メモリ３０Ａから読み出さ
れる波形の周波数は波形メモリ３０から読み出される波
形の２倍となり、また波形メモリ３０Ｂから読み出され
る波形の周波数は波形メモリ３０の４倍となる。尚、第
３図の例では、グレイコードアドレス信号ＧＡＤをシフ
トしたものをデコーダ３２Ａ，３２Ｂ・・・・・・に入
力する場合にそのビツト数が減つているが、これは便宜
上示したまでであつて、実際はアドレス信号ＡＤの下位
ビツトを増して分解度を増し、各デコーダ３２，３２Ａ
，３２Ｂ・・・・・・に同じビツト数を入力して各波形
メモリ３０，３０Ａ，３０Ｂからの読み出し波形の分解
度を同じにするようにするとよい。

上記実施例では波形メモリにΣ周期の波形を記憶してい
る場合について説明したが、波形メモリに一周期波形の
みを記憶している場合においてもこの発明の読み出し方
式を応用することができる。

πその例としては正弦波のＯ位相から一位相までの了周
期波形をメモリに記憶し、アドレス信号の最上位ビツト
を波形振幅値の正負極性符号として用い、最上位ビツト
から１ビツト下のビツトを対称波形の折返し匍脚用の符
号として用いる読み出し方式を挙げることができる。

この場合は一周期波形をｉ周期波形を折返して合成され
る１つの対称波形とみなして上記実施例と同様に構成す
ることができる。第４図はその一例を示したもので、波
形メキリ４０及び４０ＡにはアドレスＯから７までにＯ
位相から曇位相までの正弦波の十周期波形が記憶されて
いる。バイナリ・グレイコード変換回路４１では５ビツ
トの２進アドレス信号ＡＤのうち下位４ビツトのデータ
をグレイコードに変換する。バイナリ・グレイコード変
換回路４１から出力される３ビツトのグレイコード化さ
れたアドレス信号ＧＡＤ′はデコーダ４２に加わると共
に、１ビツト上位にシフトされてデコーダ４２Ａに加わ
る。２進アドレス信号ＡＤのうち、グレイコードに変換
したデータよりも１ビツト上のデータが振幅値の正負極
性反転用のサイン信号としてライン４３または４４を介
して波形メモリ４０または４０Ａに加わる。

このようにすれば、正弦波の前半の一周期波形がグレイ
コードアドレス信号ＧＡＤ′の１個の折返しで読み出さ
れる。２回目の折返し（アドレス１６から３１の間）で
はサイン翳 ｎ１ １信号であるＭＳ
Ｂデータカじ１ｎであるので、一周期波形が逆極性で読
み出される。

従つて、極性の異なる２つの対称波形（一周期波形）の
連続的読み出しによつて１周期の正弦波波形が読み出さ
れる。以上説明したようにこの発明によれば、アドレス
信号をグレイコードによつて構成するようにしたため、
対称波形の半分を記憶したメモリから該メモリの読み出
し方向を切替えて完成された対称波形を読み出す場合に
おいて、特段のアドレス信号変換回路を必要としないと
いう利点がある。

また、グレイコード化されたアドレス信号をシフトして
読み出し波形の周波数を倍化する場合も格別のアドレス
信号変換回路を必要としないので、回路規模の小型化、
低コスト化に貢献し、集積回路化する場合に有利である
。

【図面の簡単な説明】

第１図は従来の対称波形読み出し方式を説明するための
プロツク図、第２図は従来の対称波形読み出し方式にお
いて読み出し波形の周波数を倍化するためにアドレス信
号をシフトした場合の構成を示すプロツク図、第３図は
この発明に係る読み出し方式の一実施例を示すプロツク
図、第４図はこの発明の他の実施例を示すプロツク図で
ある。 ２０，２０Ａ，３０，３０Ａ，３０Ｂ，４０，４０Ａ・
・・・・・波形メモリ、２１，２１Ａ・・・・・・アド
レス変換回路、２２，２２Ａ・・・・・・２進コードの
デコーダ、３１，４１・・・・・・バイナリ・グレイコ
ード変換回路、３２，３２Ａ，３２Ｂ，４２，４２Ａ・
・・・・・グレイコードのデコーダ。

Claims (1)

1. 【特許請求の範囲】 １ アドレス信号をグレイコードによつて構成し、対称
   波形の半分を記憶したメモリから前記アドレス信号に従
   つて記憶波形を読み出すようにした波形メモリ読み出し
   方式。 ２ 前記アドレス信号は、０から所定値までの増加を繰
   返す２進アドレス信号を入力してグレイコードに変換す
   る回路から供給される信号である特許請求の範囲第１項
   記載の波形メモリ読み出し方式。