SU744731A1 - Посто нное запоминающее устройство - Google Patents

Description

(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  устройств хранени  дискретной информации.

Известны посто нные запоминающие устройства дл  хранени  дискретной информации , содержащие дешифратор адреса, выходы которого подключены ко входу накопител , а выходы накопител  к выходным усилител м 1J.

Такие запоминаюп1ие устройства имеют малую информационную емкость и большой объем накопител  из-за огромного числа запоминающих элементов в накопителе.

Известны также посто нные запоминающие устройства, которые кроме дешифратора адреса и накопител  имеют шифратор, входы которого подключены к накопителю, а выходы шифратора  вл ютс  выходами устройства 21.

Но и эти посто нные запоминающие устройства имеют болыиое количество оборудовани  и малую информационную емкость, . Наиболее близким техническим ренгениемк предлагаемому  вл етс  запоминающее устройство, содержащее де1нифратор адреса , выходы которого через первую группу

элемеитов ИЛИ соединены с соответствующими входами накопител , второй группы элементов ИЛИ, входы которых подключены к выходам накопител , а выходы через усилители считывани  -- к соответствующим входам сумматора.

В сумматоре посто нного запоминающего устройства происходит формирование требуемых кодов чисел путем сложени  нескольких кодов, выбранных из различных частей накопител  3J.

10

Недостатком этого устройства  вл етс  то, что оно имеет большое количество оборудовани , в особенности запоминающих элемеитов в накопителе иневысокое быстродействие из-за иаличи  в устройстве сум матора. Так, например, врем  сложени  () двух чисел в наиболее быстродействующем асинхронном сумматоре зависит от разр дности сумматора (разр дность сумматора определ етс  разр дностью суммиjg pyeMbix чисел) и

fcK login -in.

где tj.- BpeMjf срабатывани  схемы образовани  CVMMl r,

t,- врем  распространени  переноса в одном разр де;

п- число разр дов сумматора.

: Врем  срабатывани  известного (tejM4.«jBj запоминающего устройства равно

срАб.Нйв. 2tvA« ч- tyc+ Ufti

ГД W илм V вы6 и tcft соотЪетственно врем  сраоатывани  дешифратора адреса, элемента ИЛИ, усилител  считывани ,врем  выборки кода числа из накопител  и врем  суюжени  двух чисел на сумматоре.

Цель изобретени . повышение надежности и быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в посто нное запоминающее устройство, содержащее дешифратор, выходы которого соел .йнёны со входами накопител  и. элементов ИЛИ первой группы, вторую группу эле- ментов ИЛИ, введены элементы И и регистр числа, входы которого через элементы ИЛИ второй соединены с выходами соответствующих элементов И, первые входы соответствующих элементов И подключены К выходам накопител , а вторые - к выходам элементов ИЛИ первой группы.

На че:ртеже представлена блок-схема посто нного запоминающего устройства дл  .хранени  4-х разр дных чисел.

Устройство содержит дешифратор I адреса , первую группу элементов 2 ИЛИ, запоминающие элементы 3 накопител  4, (дВухвходовые ) элементы 5 И группы 6 двухвходовых элементов 5 И, вторуюгруппу элементов 7 ИЛИ и регистр 8 чИела.

Выходы дешифратора I адреса подключены ко входам соответствующих элементов 2 ИЛИ первой .группы и к соответствующим . запоминающим элементам 3 накопител  4. Выходы матричного накопител  4 соединены с первыми входами двухвходовых элементов 5 И каждой группы Б элементов 5 И. -- .--::..-.-.- .-

Вторые входы элементов 5 И каждой группы 6 соединены между с()бой и йоДключейы К: выходу соответствующего э лемента 2 ИЛИ. Выходы элементов 5 И одноимённых разр дов каждой группы 6 элементов 5 И объединены с. полтощью элементов 7 ИЛИ, gSWKy lKW6pHr SKff 04i&mi ко входу регистра 8 числа. Выход регистра 8  вл етс  выходом запоминающего уст ройства.

..S

Устройство работает следующим образом После расшифровки кода адреса дешифратором 1 адреса на одном из его выходов по вл етс  сигнал, который поступает на один вход соответствующего элемента 5 2 ИЛИ и на вход матричного накопител  4, обеспечива  считывание требуемого кода числа из запоминающих элементов 3 накопител  4.

Разр ды считанного кода числа поступают на первые вХоДы соответствующих элеe ментов 5 И группы 6, на вторые входы - сиг., нал с выхода элемента 2 ИЛИ, разретпа  выдачу числа из накопитет  через элементы 7 ИЛИ на вход регистра 8 числа. С регистра 8 числа требуемый код числа выдаетс  из запомина.ющего устройства.

В предлагаемом устройстве количество оборудовани  сокращаетс  за счет уменьшени  числа запоминающих элементов в матричном накопителе.

Уменьшение количества m запоминаюв .щих элементов в устройстве достигаетс  за счет того, что информаци  в пам ти хранитс  в сжатом виде: Например, шесть следующих 4-х разр дных чисел 14, 12, 9, 2, 5, 10 могут быть представлены в виде сжатой последовательности. Следовательно, дл  хранени  этих чисел не.обходимо 9 запоминающих элементов, а при известном способе потребовалось бы m N -п 9 -4 36. Где N - количество хранимых чисел в пам ти; п - количество разр дов в числе, 0 m - колич ество запоминающих элементов. В предлагаемом устройстве все числа N дел тс  Hai группы по Ц- чисел в каждой г)уппе. Кажда  группа чисел хранитс  в сжатом. виде в одной строке запоминающих элементов 3 матричного накопи тел  4.

Claims (2)

1. Количество запоминающих элементов в предлагаемом устройстве при хранении п-разр дных чисел определ етс  соотношением т в{-т + п- П, а при известном споg собе т Nft, ГДР в -. количество фупп, на Которые дел тс  все хранимь1е числа в паМ ти (или число строк запоминающих элементов 3 в матричном Накопителе 4). ; Сравнительн;з  х;арактеристика предлагаемого и известного устройств по количест ву заТ оминающих элементов m в зависимости от объёма пам ти приведена в таблиу . це. . , ,. Количество элементов 2 ИЛИ и число групп б элементов 5 определ етс  количеством групп в, на которые дел тс  все хранимые числа N (или то же самое количеством строк в матричном накопителе), а количество элементов И 5 в каждой группе 6 и число элементов 7 ИЛИ равно п. Врем  срабатывани  предлагаемого (срлб.пр.) устройства определ етс  соотношением .np Цш + вмб Ч- 1„ +1„дц+ ftf. Если предположить, что любое, запрмкйаюшее устройство имеет регистр числа и что . то предлагаемое устройство по сравнению с известным позвол ет повысить быстродействие на величину tc.-f tyc. Применение групп двухвходовых элементов И выгодно отличает предлагаемое запоминающее устройство от известного, так как позвол ет уменьшить количество оборудовани , в особенности запоминающих элементЬв в накопителе, а также увеличить быстродействие за счет того, что формирование кодов чисел, в отличие от известного,осуществл етс  без применени  сумматора. . Формула изобретени  Посто нное запоминающее устройство, содержащее дешифратор, выходы которого соединены со входами накопител  и элементов ИЛИ первой группы, вторую группу элементов ИЛИ, отличающеес  тем, что, с целью повы.шени  надежности и быстродействи  устройства, оно содержит элементы И и регистр числа, входы которого через элементы ИЛИ второй группы соединены с выходами соответствующих элементов И, nepBbie входы соответствующих элементов И подключены к выходам накопител , а вторые - к выходам элементов ИЛИ первой группы. Источники информации, . прин тые во внимание при экспертизе 1.Брик Е. А. Посто нные запоминающие устройства. «Энерги , 1969, с. 25.
2. 2.Авторское свидетельство СССР 312310, кл. G II С 17/00, 1971. 3; Авторское свидетельство СССР 490184, кл. G 11 С 17/00, 1-975 (прототип).