JPS58102565A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58102565A JPS58102565A JP20228281A JP20228281A JPS58102565A JP S58102565 A JPS58102565 A JP S58102565A JP 20228281 A JP20228281 A JP 20228281A JP 20228281 A JP20228281 A JP 20228281A JP S58102565 A JPS58102565 A JP S58102565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- resist film
- drain
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 230000005669 field effect Effects 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 239000010931 gold Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 235000011118 potassium hydroxide Nutrition 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は電界効果トランジスタの改良された構造に関す
る。
る。
ｔｂ＋ 従来技術と問題点
第１図は半導体材料としてＧａＡｓを用いたリセス構造
の電界効果トランジスタ（以ドＦＥＴと略記する）の要
部断面図で、ｌは半絶縁性基板、２は能動層（半導体層
）でｎ型のＧａｐｓからなり、３はアルミニウム（／ｌ
）等からなり能動層２とショットキ接触をなすゲート電
極、４及び５は能動ｊ―とオーミック接触をなず金・ゲ
ル・Ｉニウム（ＡｕＧｅ）合金とその上に金（Ａｕ）層
が積層されたソース及びドレイン電極である。
の電界効果トランジスタ（以ドＦＥＴと略記する）の要
部断面図で、ｌは半絶縁性基板、２は能動層（半導体層
）でｎ型のＧａｐｓからなり、３はアルミニウム（／ｌ
）等からなり能動層２とショットキ接触をなすゲート電
極、４及び５は能動ｊ―とオーミック接触をなず金・ゲ
ル・Ｉニウム（ＡｕＧｅ）合金とその上に金（Ａｕ）層
が積層されたソース及びドレイン電極である。
同図に見られる如き、ゲート電極形成部を四部６とした
リセス構造は、ドレイン耐圧を向上するために従来より
用いるられている。このリセス構造は、能動層２の所定
部分を選択的に除去することにより形成されるが、この
エツチングの際に能動層２表面が汚染されたり、ダメー
ジ層を生じる場合がある。かかる場合には能動層の表面
に反転層を生じ、図示の如くチャネル領域７表面に空乏
層８が形′成される。
リセス構造は、ドレイン耐圧を向上するために従来より
用いるられている。このリセス構造は、能動層２の所定
部分を選択的に除去することにより形成されるが、この
エツチングの際に能動層２表面が汚染されたり、ダメー
ジ層を生じる場合がある。かかる場合には能動層の表面
に反転層を生じ、図示の如くチャネル領域７表面に空乏
層８が形′成される。
この空乏層のもとになる表面準位の時定数は大きく、そ
のためかかるトランジスタを高い周波数で動作させた場
谷には、チャネルに直列にソース及びドレインの抵抗成
分Ｒｓ、Ｒｄが挿入されたのと等価になる。このためト
ランジスタの出力電力。
のためかかるトランジスタを高い周波数で動作させた場
谷には、チャネルに直列にソース及びドレインの抵抗成
分Ｒｓ、Ｒｄが挿入されたのと等価になる。このためト
ランジスタの出力電力。
電力料１ｊｌ 、効率等が低−Ｆする。
更に詳述すれば、上記空乏１−が形成されている場合に
は、ゲートに正の電圧を印加してもチャネル領域の幅は
広がらず、従ってソース−ドレイン間電流は増大しない
。そのため相互コンダクタンスのゲート電圧に対する直
線性か失われ、上述の如く出力電力、電力利得、効率等
が低下する。
は、ゲートに正の電圧を印加してもチャネル領域の幅は
広がらず、従ってソース−ドレイン間電流は増大しない
。そのため相互コンダクタンスのゲート電圧に対する直
線性か失われ、上述の如く出力電力、電力利得、効率等
が低下する。
このような問題はリセス構造のＭＥＳ ＦＥＴのはな
らずプレーナ型のＭＥＳ ト”Ｆ、Ｔ、或いはゲート
電極と半導体層間に絶４１Ｇを介在せしめたＭＩＳ
ＦＬ！、Ｔにおいても生しる。
らずプレーナ型のＭＥＳ ト”Ｆ、Ｔ、或いはゲート
電極と半導体層間に絶４１Ｇを介在せしめたＭＩＳ
ＦＬ！、Ｔにおいても生しる。
（Ｃ） 発明の目的
本発明の目的はかかる問題を除去してチャネルナ表面の
反転層の形成を防止し得る電界効果トランジスタの改良
された構造を提供することにある。
反転層の形成を防止し得る電界効果トランジスタの改良
された構造を提供することにある。
ｌｄｌ 発明の構成
このＥ１的は本発明において、チャネル領域表面に絶縁
膜を介して第４の電極を設けたことにより達成される。
膜を介して第４の電極を設けたことにより達成される。
ｌｅｌ 発明の実施例
以下本発明の一実施例を図面により説明する。
まず第２図（ａｌに示す如く、半絶縁性ＧａＡｓＪｊｉ
板ｌ上に形成されたｎ型ＧａＡｓよりなる能動層２の−
Ｆに、蒸着法によりＡｕＧｅ合金層（厚さ凡そ４００人
〕とＡｕ層〔厚さ凡そ４０００人〕よりなるソース電極
４及びドレイン電極を選択的に形成する。
板ｌ上に形成されたｎ型ＧａＡｓよりなる能動層２の−
Ｆに、蒸着法によりＡｕＧｅ合金層（厚さ凡そ４００人
〕とＡｕ層〔厚さ凡そ４０００人〕よりなるソース電極
４及びドレイン電極を選択的に形成する。
次いで同図（ｂ）に示すように上記ソース及びドレイン
電極４．５上を含む能動層２上に、開口１１を有するホ
トレジストＭ１２を形成し、次に該ホトレジス）１１１
１２をマスクとして、苛性カリ （ＫＯＨ）と過酸化水
嵩（Ｈ，Ｏ，）との混合液、或いは硝酸（ＨＮＯ，）と
Ｈｌｏ、との混合液等を用いて上記能動層２を選択的に
除去し、凹部１３を形成する。
電極４．５上を含む能動層２上に、開口１１を有するホ
トレジストＭ１２を形成し、次に該ホトレジス）１１１
１２をマスクとして、苛性カリ （ＫＯＨ）と過酸化水
嵩（Ｈ，Ｏ，）との混合液、或いは硝酸（ＨＮＯ，）と
Ｈｌｏ、との混合液等を用いて上記能動層２を選択的に
除去し、凹部１３を形成する。
次いで一１図（Ｃ）に小すように上記ホトレジスト躾１
２を除去し、あらためて上記四部１３の底面に開１」を
有するホトレジスト験１４を形成し、次いで蒸着法によ
りアルミニウム（／ｌ）を被着せしめることにより、前
記ホトレジストＷ１４１４の開口内において能動Ｗｄ２
とシロットキ接触をなすケート電極３を形成する。次い
でホトレジスト膜１４を除去することにより、その上に
被着せるＡ １１ｔｌ ３°を同時に除去する。
２を除去し、あらためて上記四部１３の底面に開１」を
有するホトレジスト験１４を形成し、次いで蒸着法によ
りアルミニウム（／ｌ）を被着せしめることにより、前
記ホトレジストＷ１４１４の開口内において能動Ｗｄ２
とシロットキ接触をなすケート電極３を形成する。次い
でホトレジスト膜１４を除去することにより、その上に
被着せるＡ １１ｔｌ ３°を同時に除去する。
ここまでの製造工程は、従来のＧａＡｓ ＦＥ′ｒｔ
ｒ製造する場合と何等変る所はない。
ｒ製造する場合と何等変る所はない。
次いで同図（ｄ＋に示す如く、前記ゲート電極、ソース
及びドレイン３，４，５Ｌを含む基板上全面に、化学気
相成長法（ＣＶＤ）ｌこより二酸化シリコン（Ｓｉｎ、
）膜１５を凡そ５０００ （人〕の厚さに被着せしめ
る。次に該Ｓｉｎ、ＷＡ１５上に蒸着法によりＡ１層を
形成し、これをホトエツチング法により選択的に除去し
て、上記ＳｉＯ，１ｌＱ１５上の、ゲート電極３とソー
ス電極４及びドレイン電極５との間に、第４の劃＊１６
．１６’を形成する。
及びドレイン３，４，５Ｌを含む基板上全面に、化学気
相成長法（ＣＶＤ）ｌこより二酸化シリコン（Ｓｉｎ、
）膜１５を凡そ５０００ （人〕の厚さに被着せしめ
る。次に該Ｓｉｎ、ＷＡ１５上に蒸着法によりＡ１層を
形成し、これをホトエツチング法により選択的に除去し
て、上記ＳｉＯ，１ｌＱ１５上の、ゲート電極３とソー
ス電極４及びドレイン電極５との間に、第４の劃＊１６
．１６’を形成する。
このあとＳｉＯ，ＩＱ １５を選択的に除去して、ソー
スｌｉ極及びドレイン電極４，５ににコンタクト窓１７
．１８を開口し、本実施例の電界効果トランジスタが完
成する。
スｌｉ極及びドレイン電極４，５ににコンタクト窓１７
．１８を開口し、本実施例の電界効果トランジスタが完
成する。
上記本実施例のＧａＡｓ ＦＥ’ｒを実際に使用する
に際しては、従来のＮ Ｅ Ｔと同しくソース塩ｍ５を
接地し、ドレイン電極４に止の電圧を１１１加し、更に
メ４の電極１６．１６″にも正の電圧を印加する。
に際しては、従来のＮ Ｅ Ｔと同しくソース塩ｍ５を
接地し、ドレイン電極４に止の電圧を１１１加し、更に
メ４の電極１６．１６″にも正の電圧を印加する。
第４の電極１６．１６’の電圧は同一であっても、或い
はドレイン電極１７例の電極１６に例えば＋５（Ｖ）。
はドレイン電極１７例の電極１６に例えば＋５（Ｖ）。
今一方の電極１６゛に＋２〔ｖ〕と両名を異ならしめて
も良い。
も良い。
このように第４の電極１６，１６°に正の電圧を印加す
ると、能動層２のソース電極及びドレイン電極４．５間
の電流が流れる径路、即ちチャネル軸域９の表面には電
子が引き寄せられるので、前述の反転層は消滅する。
ると、能動層２のソース電極及びドレイン電極４．５間
の電流が流れる径路、即ちチャネル軸域９の表面には電
子が引き寄せられるので、前述の反転層は消滅する。
上記一実施例では第４の電極を、ケート電極３とソース
電極及びドレイン電極４．５との間に設けたが、これに
変えて第３図に示すように、肉壱をゲート電極３上に延
長し、一体化したものとしてもよい。このようにしても
前記一実施例と効果に変りはない。
電極及びドレイン電極４．５との間に設けたが、これに
変えて第３図に示すように、肉壱をゲート電極３上に延
長し、一体化したものとしてもよい。このようにしても
前記一実施例と効果に変りはない。
なお本発明は上記一実施例及び変形例に限定されること
なく更に種々変形して実施し得る。即ち本発明はリセス
構造のＧａＡｓ Ｆ Ｅ Ｔのみならずプレーナ型の
Ｆ Ｅ ′Ｖであっても、またＧａＡｓ以外の半導体か
らするＦ Ｅ ’ｒにおいても用いることが出来る。
なく更に種々変形して実施し得る。即ち本発明はリセス
構造のＧａＡｓ Ｆ Ｅ Ｔのみならずプレーナ型の
Ｆ Ｅ ′Ｖであっても、またＧａＡｓ以外の半導体か
らするＦ Ｅ ’ｒにおいても用いることが出来る。
また第４の電極及びゲート、ソース、ドレインの電極材
料、或いは絶縁膜の種類等も通常用いられる如何なるも
のであってもよい。
料、或いは絶縁膜の種類等も通常用いられる如何なるも
のであってもよい。
（ｆｌ 発明の効果
以−ト説明した如く本発明によれば、電界効果トランジ
スタのチャネル表面における反転層の形成が防１１され
、−周波動作時の電気的特性が向上する。
スタのチャネル表面における反転層の形成が防１１され
、−周波動作時の電気的特性が向上する。
第１図は従来の電界効果トランジスタの説明に供するた
の要部断面図、第２図及ｑ第３図はそれぞれ本発明の一
実施例及び変形例を示す要部断面図である。 図において、ｌは絶縁性もしくは半絶縁性基板、２は半
導体層、３はゲート電極、１５は絶縁膜、＋６゜第１図 第２ｒｌＡ
の要部断面図、第２図及ｑ第３図はそれぞれ本発明の一
実施例及び変形例を示す要部断面図である。 図において、ｌは絶縁性もしくは半絶縁性基板、２は半
導体層、３はゲート電極、１５は絶縁膜、＋６゜第１図 第２ｒｌＡ
Claims (1)
- 絶縁性もしくは半絶縁性基板上に形成された半導体層り
に、ゲート電極と、該ゲート電極を挾んで対向せるソー
ス及びドレイン電極とを具備してなる電界効果トランジ
スタにおいて、前記ゲート電極とソース電極との間、並
びにゲート電極とドレイン電極との間の半導体層表面に
絶縁膜を配設し、該絶縁綾上に第４の電極を設けたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20228281A JPS58102565A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20228281A JPS58102565A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58102565A true JPS58102565A (ja) | 1983-06-18 |
Family
ID=16454950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20228281A Pending JPS58102565A (ja) | 1981-12-14 | 1981-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58102565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208880A (ja) * | 1983-05-10 | 1984-11-27 | トムソン‐セーエスエフ | エンハンスメントモ−ドで作動する電界効果トランジスタ |
-
1981
- 1981-12-14 JP JP20228281A patent/JPS58102565A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208880A (ja) * | 1983-05-10 | 1984-11-27 | トムソン‐セーエスエフ | エンハンスメントモ−ドで作動する電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5362677A (en) | Method for producing a field effect transistor with a gate recess structure | |
| JP3101457B2 (ja) | 半導体装置 | |
| GB2243950A (en) | Field effect transistors | |
| US10622455B2 (en) | Enhancement-mode GaN transistor with selective and nonselective etch layers for improved uniformity in GaN spacer thickness | |
| KR102193085B1 (ko) | 갈륨 나이트라이드 소자 및 집적회로 내에 자기-정렬된 격리를 제작하는 방법 | |
| JPS58102565A (ja) | 半導体装置 | |
| JPS5935187B2 (ja) | 電力用高耐圧電界効果トランジスタ | |
| JP3077599B2 (ja) | 電界効果トランジスタ | |
| JPS5861675A (ja) | 半導体装置 | |
| JPH0329326A (ja) | 接合型電界効果型トランジスタ | |
| JP2867472B2 (ja) | 半導体装置 | |
| JP2569626B2 (ja) | 半導体集積回路装置 | |
| JP3534370B2 (ja) | 半導体装置の製造方法 | |
| JPS58159381A (ja) | 半導体装置 | |
| JP2000243917A (ja) | 半導体装置およびその製造方法 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPS59172776A (ja) | 半導体装置の製造方法 | |
| JPH06232168A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04206839A (ja) | 半導体装置及びその製造方法 | |
| JPS6054480A (ja) | ガリウムヒ素ショットキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPH0327536A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61290777A (ja) | シヨツトキ−ゲ−ト電極を製造する方法 | |
| JPH01170050A (ja) | 電界効界トランジスタ | |
| JPH0298945A (ja) | 電界効果トランジスタの製造方法 |