JPS58101545A - 直列伝送方式 - Google Patents
直列伝送方式Info
- Publication number
- JPS58101545A JPS58101545A JP56199507A JP19950781A JPS58101545A JP S58101545 A JPS58101545 A JP S58101545A JP 56199507 A JP56199507 A JP 56199507A JP 19950781 A JP19950781 A JP 19950781A JP S58101545 A JPS58101545 A JP S58101545A
- Authority
- JP
- Japan
- Prior art keywords
- output
- shift register
- counter
- bit
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ノイズ除去を有する同期方式の直列伝送方式
に関するものである。
に関するものである。
第１図は一線方式における直列伝送方式の結線図で、第
２図に従来の直列伝送方式における受信回路のブロック
図を、第３図に同じくそのタイムチャートの一例を示す
。図において、Ｔは送信側。
２図に従来の直列伝送方式における受信回路のブロック
図を、第３図に同じくそのタイムチャートの一例を示す
。図において、Ｔは送信側。
Ｒは受信側、Ｌは信号ライン、 ＳＲはシフトレジスタ
、Ｃ１、Ｃ２はカウンタ、０は発振器、Ｇはダートを示
す。次にその動作を第３図のデータ転送のタイムチャー
トにより説明する。第３図において（、）は送信信号、
（ｂ）は受信側Ｒにおける読込みタイミングであり、受
信側Ｒにおいては論理レベル″″ｌ′から″０”への変
化をトリガし、カウンタＣ。
、Ｃ１、Ｃ２はカウンタ、０は発振器、Ｇはダートを示
す。次にその動作を第３図のデータ転送のタイムチャー
トにより説明する。第３図において（、）は送信信号、
（ｂ）は受信側Ｒにおける読込みタイミングであり、受
信側Ｒにおいては論理レベル″″ｌ′から″０”への変
化をトリガし、カウンタＣ。
はカウントを開始し、ｔｏ時間後カウンタＣ１の出力で
入力信号ラインをサンプリングし、再び”０１の時、カ
ウンタＣ２を起動し、カウンタＣ２により以後２ｔｏ時
間毎にサンプリングし、シフトレジスタＳＲに読み込ん
でいに０この例では、第１ビツトとして“ｌ”を、第２
ビツトとして″Ｏ″を、以下″′０″−〇 ”、” １
”、０＃・・・となる。従って、受信側Ｒがスタートビ
ットの入力待ちの時、データラインＬにノイズがのった
場合、受信側ＲはデータラインＬの”ｌ＃から“０”へ
の変化に感動し、受信動作を開始してしまう。また、ス
タートビットに続くデータビットのサンプリングも１ビ
ット当り、１回の太めす／プリンダ時にノイズが存在し
た場合、誤データを読み込む危険が高いという欠点があ
った。
入力信号ラインをサンプリングし、再び”０１の時、カ
ウンタＣ２を起動し、カウンタＣ２により以後２ｔｏ時
間毎にサンプリングし、シフトレジスタＳＲに読み込ん
でいに０この例では、第１ビツトとして“ｌ”を、第２
ビツトとして″Ｏ″を、以下″′０″−〇 ”、” １
”、０＃・・・となる。従って、受信側Ｒがスタートビ
ットの入力待ちの時、データラインＬにノイズがのった
場合、受信側ＲはデータラインＬの”ｌ＃から“０”へ
の変化に感動し、受信動作を開始してしまう。また、ス
タートビットに続くデータビットのサンプリングも１ビ
ット当り、１回の太めす／プリンダ時にノイズが存在し
た場合、誤データを読み込む危険が高いという欠点があ
った。
本発明は、このような従来の欠点を除去するもので、同
期ビットの検出及びデータビットの論理レベルの判定を
送信されて来た信号の論理レベルの継続時間から行い、
ノイズによる誤動作又は誤読み取りを避けるようにした
ものである。以下本発明の一実施例を図面により詳細に
説明する。
期ビットの検出及びデータビットの論理レベルの判定を
送信されて来た信号の論理レベルの継続時間から行い、
ノイズによる誤動作又は誤読み取りを避けるようにした
ものである。以下本発明の一実施例を図面により詳細に
説明する。
第４図は、本発明直列伝送方式の一実施例を示す受信回
路のブロック図で、１はｎ段のシフトレジスタ３の入力
信号線、２は同じくそのクロック信号線、４はｎ本の入
力を有し、″０″入力がＭ本（ｎ≧Ｍ）以上の時ＯＵＴ
Ｏに＠ １ ｍが出力され、ＯＵＴ １は入力の多数
決結果が出力されるデコーダ、５は分局開始の指示入力
を有し、クロック信号線２をカウントするｎ進カウンタ
、６は発振器、７はシ −フトレジスタ、８はｆ−）を
示す。第５図は第４図の各部のタイムチャートで、（ａ
）は入力信号線１に入力される信号の一例、（ｂ）は発
振器６がらのクロック信号出力、（Ｃ）はデコーダ４の
ＯＵＴ ｏの出力（ｄ）は同じ（ＯＵＴ １の出力、（
、）はゲート８の出力であり、（ｆ） 、（ｇ） ｐ
（ｈ）はシフトレジスタ７の各々第１段、第２段、第３
段の出力である。
路のブロック図で、１はｎ段のシフトレジスタ３の入力
信号線、２は同じくそのクロック信号線、４はｎ本の入
力を有し、″０″入力がＭ本（ｎ≧Ｍ）以上の時ＯＵＴ
Ｏに＠ １ ｍが出力され、ＯＵＴ １は入力の多数
決結果が出力されるデコーダ、５は分局開始の指示入力
を有し、クロック信号線２をカウントするｎ進カウンタ
、６は発振器、７はシ −フトレジスタ、８はｆ−）を
示す。第５図は第４図の各部のタイムチャートで、（ａ
）は入力信号線１に入力される信号の一例、（ｂ）は発
振器６がらのクロック信号出力、（Ｃ）はデコーダ４の
ＯＵＴ ｏの出力（ｄ）は同じ（ＯＵＴ １の出力、（
、）はゲート８の出力であり、（ｆ） 、（ｇ） ｐ
（ｈ）はシフトレジスタ７の各々第１段、第２段、第３
段の出力である。
これを動作させるには、今仮りに第５図（ａ）のような
信号を受信したとする。この信号（ａ）を周期ｔ６／ｎ
のクロック信号（ｂ）により１段シフトレジスタ３に読
み込むことによりデコーダ４のＯＵＴ Ｏ。
信号を受信したとする。この信号（ａ）を周期ｔ６／ｎ
のクロック信号（ｂ）により１段シフトレジスタ３に読
み込むことによりデコーダ４のＯＵＴ Ｏ。
ＯＵＴ Ｊの出力は、入力の”ビ、−０’２値信号の個
数関係により各々出力波形（ｅ） ＃ （ｄ）となり、
（Ｃ）波形の中のＣ！のｉｅルスによりｎ進カウンタ５
を起動し、カウンタ５がｎ進カウントを始める。このｎ
進カウント５の出力と発振器６のクロック信号のゲート
８をとった出力が（ｅ）となる。デコーダ４の出力ＯＵ
Ｔ Ｊをゲート８の出力でシフトレジスタ７に入カスる
とシフトレジスタ７の第１段出力、第２段出力、第３段
出力は各々第５図の（ｆ） 、 （ｇ） 、 （ｈ）波
形となる。
数関係により各々出力波形（ｅ） ＃ （ｄ）となり、
（Ｃ）波形の中のＣ！のｉｅルスによりｎ進カウンタ５
を起動し、カウンタ５がｎ進カウントを始める。このｎ
進カウント５の出力と発振器６のクロック信号のゲート
８をとった出力が（ｅ）となる。デコーダ４の出力ＯＵ
Ｔ Ｊをゲート８の出力でシフトレジスタ７に入カスる
とシフトレジスタ７の第１段出力、第２段出力、第３段
出力は各々第５図の（ｆ） 、 （ｇ） 、 （ｈ）波
形となる。
こｎＫよりシフトレジスタ７には入力信号線１に送られ
て来たデータが順序通り、正しく配置されることとなる
。
て来たデータが順序通り、正しく配置されることとなる
。
このように、最初に入力されるスタートビットの＠Ｏ”
レベルが時間ｔｏのＰ４／ｎ以上、シフトレジスタ３に
入力した時点をスタートビット検出とし、その後ｔｏ時
間毎、即ち入力ビットの時間幅にして、その１以上がシ
フトレジスタ３に入力されル毎ニ、シフトレジスタ３の
出力内容から６０”。
レベルが時間ｔｏのＰ４／ｎ以上、シフトレジスタ３に
入力した時点をスタートビット検出とし、その後ｔｏ時
間毎、即ち入力ビットの時間幅にして、その１以上がシ
フトレジスタ３に入力されル毎ニ、シフトレジスタ３の
出力内容から６０”。
″ビ判定を多数決で行っているので、信号ライン１にノ
イズがのり、その瞬間の誤ったデータを受信側で読み込
んだとしてもノイズによる誤データの読み込み回数とシ
フトレジスタ３中のｙＶｎ以下の不要データの読み込み
回数の和は、そのシフトレジスタ中の貼ビット以上で、
ノイズの存在していなかった時点で読み込んだデータの
読み込み回数と大小比較され、読込みデータの判定にお
いて有効となり得す、ノイズによる誤データは無効とな
り、正しいデータを受信したことになる。
イズがのり、その瞬間の誤ったデータを受信側で読み込
んだとしてもノイズによる誤データの読み込み回数とシ
フトレジスタ３中のｙＶｎ以下の不要データの読み込み
回数の和は、そのシフトレジスタ中の貼ビット以上で、
ノイズの存在していなかった時点で読み込んだデータの
読み込み回数と大小比較され、読込みデータの判定にお
いて有効となり得す、ノイズによる誤データは無効とな
り、正しいデータを受信したことになる。
以上詳細に説明したように、本発明によればスタートビ
ットの検出も入力したデータの論理レベルの判定も過去
一定時間の入力したデータの論理レベルの総時間量から
行っているので、ノイズが受信データに混入した場合で
も結果として除去される。従ってノイズに強い伝送方式
を必要とするとこ名に利用して大きな効果がある。
ットの検出も入力したデータの論理レベルの判定も過去
一定時間の入力したデータの論理レベルの総時間量から
行っているので、ノイズが受信データに混入した場合で
も結果として除去される。従ってノイズに強い伝送方式
を必要とするとこ名に利用して大きな効果がある。
第１図は一線方式の直列伝送方式による結線図、第２図
は従来の直列伝送方式における受信回路のプロ、り図、
第３図は同じくそのタイムチャートの一例を示す図、第
４図は本発明直列伝送方式の一実施例を示す受信回路の
ブロック図、第５図は同じくその各部のタイムチャート
例である。 １・・・入力信号線、２・・・クロ、り信号線、３・・
・ｎ段のシフトレジスタ、５・・・ｎ進カウンタ、６・
・・発振器、７・・・シフトレジスタ、８・・・ダート
。 特許出願人 沖電気工業株式会社 藤倉電線株式会社 第１図 第２図 − 第３図 （ｂ） −ｍ−」１口り上−ルＪＬＬ第４図 第５図 Ｖ）
は従来の直列伝送方式における受信回路のプロ、り図、
第３図は同じくそのタイムチャートの一例を示す図、第
４図は本発明直列伝送方式の一実施例を示す受信回路の
ブロック図、第５図は同じくその各部のタイムチャート
例である。 １・・・入力信号線、２・・・クロ、り信号線、３・・
・ｎ段のシフトレジスタ、５・・・ｎ進カウンタ、６・
・・発振器、７・・・シフトレジスタ、８・・・ダート
。 特許出願人 沖電気工業株式会社 藤倉電線株式会社 第１図 第２図 − 第３図 （ｂ） −ｍ−」１口り上−ルＪＬＬ第４図 第５図 Ｖ）
Claims (1)
- シリアルに入力されるデータを逐次記憶していく複数ビ
ットの記憶回路と、その記憶回路の出力をデコードする
デコーダと、そのデコーダの出力でカウントを始めるカ
ウンタと、そのカウンタの出力のタイミングでデコーダ
の出力を読み込んで行くことを特徴とする直列伝送方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56199507A JPS58101545A (ja) | 1981-12-12 | 1981-12-12 | 直列伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56199507A JPS58101545A (ja) | 1981-12-12 | 1981-12-12 | 直列伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101545A true JPS58101545A (ja) | 1983-06-16 |
| JPH0338786B2 JPH0338786B2 (ja) | 1991-06-11 |
Family
ID=16408962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56199507A Granted JPS58101545A (ja) | 1981-12-12 | 1981-12-12 | 直列伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101545A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61253957A (ja) * | 1985-05-07 | 1986-11-11 | Toshiba Electron Syst Kk | デジタル信号伝送装置 |
| JPH0511592U (ja) * | 1991-07-18 | 1993-02-12 | 横河電機株式会社 | ノイズサプレス回路 |
| WO2006070507A1 (ja) * | 2004-12-28 | 2006-07-06 | Matsushita Electric Industrial Co., Ltd. | データ受信装置及びデータ受信方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4997559A (ja) * | 1973-01-18 | 1974-09-14 | ||
| JPS5025787A (ja) * | 1973-05-31 | 1975-03-18 | ||
| JPS5253603A (en) * | 1975-10-28 | 1977-04-30 | Kokusai Denshin Denwa Co Ltd <Kdd> | Code discrimination system |
-
1981
- 1981-12-12 JP JP56199507A patent/JPS58101545A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4997559A (ja) * | 1973-01-18 | 1974-09-14 | ||
| JPS5025787A (ja) * | 1973-05-31 | 1975-03-18 | ||
| JPS5253603A (en) * | 1975-10-28 | 1977-04-30 | Kokusai Denshin Denwa Co Ltd <Kdd> | Code discrimination system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61253957A (ja) * | 1985-05-07 | 1986-11-11 | Toshiba Electron Syst Kk | デジタル信号伝送装置 |
| JPH0511592U (ja) * | 1991-07-18 | 1993-02-12 | 横河電機株式会社 | ノイズサプレス回路 |
| WO2006070507A1 (ja) * | 2004-12-28 | 2006-07-06 | Matsushita Electric Industrial Co., Ltd. | データ受信装置及びデータ受信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338786B2 (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5142556A (en) | Data transfer system and method of transferring data | |
| US5155486A (en) | Asynchronous serial data receiver with capability for sampling the mid-point of data bits | |
| US5042061A (en) | Still image video telephone transmission system | |
| EP0265080A1 (en) | Device for detecting bit phase difference | |
| GB1471419A (en) | Signal conversion system | |
| JPS58101545A (ja) | 直列伝送方式 | |
| US3742199A (en) | Binary code communication system | |
| US4607378A (en) | Detector for detecting sync bits in a stream of data bits | |
| US5510786A (en) | CMI encoder circuit | |
| MY125022A (en) | Partial response maximum likelihood (prml) bit detection apparatus | |
| US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| US6229866B1 (en) | Apparatus for detecting errors in asynchronous data receiver and transmitter | |
| JP2905310B2 (ja) | Ｄｔｍｆ信号受信装置 | |
| RU1798806C (ru) | Устройство дл распознавани образов | |
| KR970056512A (ko) | 데이타 단말기용 모뎀의 정보 전송속도 검출장치 | |
| SU1080132A1 (ru) | Устройство дл ввода информации | |
| SU1116547A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
| SU913419A1 (ru) | Устройство для селекции изображений объектов 1 | |
| KR200158764Y1 (ko) | 동기식 직렬 수신 장치 | |
| JP2697552B2 (ja) | 符号誤り検出回路 | |
| JPS57189236A (en) | Information reading system | |
| KR900006016Y1 (ko) | 데이터 직렬전송시의 잡음제거 회로 | |
| SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
| JPH0623082Y2 (ja) | シリアル信号の受信回路 | |
| SU1464294A1 (ru) | Устройство Нисневича дл контрол двоичной информации |