JPS58101492A - 回路基板の導電パタ−ン形成方法 - Google Patents

回路基板の導電パタ−ン形成方法

Info

Publication number
JPS58101492A
JPS58101492A JP19978981A JP19978981A JPS58101492A JP S58101492 A JPS58101492 A JP S58101492A JP 19978981 A JP19978981 A JP 19978981A JP 19978981 A JP19978981 A JP 19978981A JP S58101492 A JPS58101492 A JP S58101492A
Authority
JP
Japan
Prior art keywords
conductive pattern
resist
circuit board
forming conductive
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19978981A
Other languages
English (en)
Inventor
安立 英明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP19978981A priority Critical patent/JPS58101492A/ja
Publication of JPS58101492A publication Critical patent/JPS58101492A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一路基板の導電バター/の形成方法に関するも
のである。
従来、−路基板の導電パターンは第1図に示す様に、ガ
ラスエポキシ基板3の上に有機系接層剤2を塗布し、銅
等の金属箔1を貼j加熱硬化させて金属箔1tガラスエ
ポキシ基板3に固層し、不要部分の金属Mltエツチン
グ等で除去する方法により製造さnていた。
すなわち、金属箔1の上に、レジスト剤を均一に塗布し
、仮キエア後、パターンマスクを用いて紫外縁を照射し
た彼、軍資部分のレジスト剤【現像で1jRり除(0次
にエツチング筐に漬け、非レジスト部の金属箔を溶解さ
せた後、レジスト剤【剥離して導電パターンを形成して
いた。このため製造工程が長(なり、tた現像、エツチ
ング、剥離等の工程の間に洗浄が行なわn1不**ih
mta解廃秦するため、資源の無駄が多く、不経済であ
るという欠点tMしていた。
本発明は上記欠点を一掃すぺ(なされたものであり、製
造工程を短か(するとともに、必要な導電パターンt−
I[後形成して、資源の無駄を少なくすることを目的と
したものである。
以下図面とともに本発明の賽施例にりいてNll第2図
は本発明による実施例を示す略図である。ガラスエポキ
シ基板3を良く洗浄し、M債系接看剤211g1転塗布
し、指触程度に仮硬化する0次に、パラジウムやスズの
被粒子分散液に浸漬して活性住処ll【行ない、紫外線
硬化盤のレジスト剤4tスタリーン印刷によp印刷し、
紫外mt照射してレジスト剤4を硬化1せた後、鋼等の
無電解メッキ液に浸漬し、非レジスト部に金属箔1を析
出H,畏させ導電パターンを形成する。その彼に、有機
系誉層剤ZtMJ熱本硬化させ、金属箔1tガ2スエポ
キシ基板3に固層させる。必要によp電気メッキで厚メ
ッキ中耐蝕メッキを行ない回路基板の導電パターンを形
成する。
本発明は以上のような1橋で製造さnhため、製造工程
が短かく、かつ必要tiiis分の導電パターンの4を
形成するので資源の無駄がなく、導電パターン形成後、
Nil系振層剤2七本硬化させるため金属箔1はガラス
エポキシ基板3に固層されるので、剥−強度が晶(、か
つ非導電)(ター/部はレジスト剤4で被覆されるので
耐湿性が同上さnるので耐湿性が同上さnその効果は大
きい。
【図面の簡単な説明】
第1図は従来の回路基板の導電パターンの断面図、第2
図は本発明による回路基板の導電パターンの断面図であ
る。 10.金属箔 20.有機系接層剤 30.ガラスエポキシ基板 40.レジスト剤 以上 出願人 株式会社第二精工金 代理人 弁理士最上  務

Claims (1)

    【特許請求の範囲】
  1. 1!ajM基板のベース基板に、有様系接層剤を塗布し
    乾鯖1せ、金II4倣粒子のコロイド液中に浸漬してベ
    ース基板表tiit活性化させる工程と、活性化したベ
    ース基板の非導電バメーン部に印刷等によpレジスト鯖
    11!蓋布し紫外線等によりレジスト剤を硬化させる工
    程と、非レジスト部分を無電解メッキにより導電パター
    ンを形成し、加熱等によシM嶺Il眉剤を硬化させる工
    程を肩する一路基板の導電パターン形成方法。
JP19978981A 1981-12-11 1981-12-11 回路基板の導電パタ−ン形成方法 Pending JPS58101492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19978981A JPS58101492A (ja) 1981-12-11 1981-12-11 回路基板の導電パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19978981A JPS58101492A (ja) 1981-12-11 1981-12-11 回路基板の導電パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS58101492A true JPS58101492A (ja) 1983-06-16

Family

ID=16413633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19978981A Pending JPS58101492A (ja) 1981-12-11 1981-12-11 回路基板の導電パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS58101492A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285996A (ja) * 1987-05-18 1988-11-22 Hitachi Condenser Co Ltd 印刷配線板への電子部品の固着方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285996A (ja) * 1987-05-18 1988-11-22 Hitachi Condenser Co Ltd 印刷配線板への電子部品の固着方法

Similar Documents

Publication Publication Date Title
US4581301A (en) Additive adhesive based process for the manufacture of printed circuit boards
JPS60207395A (ja) スルーホールメツキした電気プリント回路板の製造法
JPS616892A (ja) プリント回路の製造方法
JPS6148570A (ja) 樹脂への導体層形成方法
JPS58101492A (ja) 回路基板の導電パタ−ン形成方法
JPH04505829A (ja) プリント回路の絶縁抵抗の改良法
JPH10284842A (ja) 多層配線回路板の製造方法
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JPH0964538A (ja) プリント配線板の製造方法
JPS617688A (ja) 印刷配線板の製造法
JPS5880892A (ja) 回路基板の導電パタ−ン形成方法
JPS62268194A (ja) 印刷配線板の製造方法
JP3056865B2 (ja) プリント配線板の製造方法
JPS59114889A (ja) 導電体パタ−ンの形成方法
JPS62271491A (ja) 印刷配線板の製造方法
JPH11307934A (ja) 多層プリント配線板及びその製造方法
JPS6031116B2 (ja) 電気配線回路基板およびその製造方法
JPS58132995A (ja) 導電ペ−ストのはんだ付け方法
JPS5916439B2 (ja) 多層印刷配線板の製造方法
JPH0787205B2 (ja) 2層tabの製造方法
JPS6362919B2 (ja)
JPH11289150A (ja) プリント配線板の製造法
JPS6064495A (ja) 印刷配線板の製造方法
JPH05259612A (ja) プリント配線板の製造方法
JPH0923054A (ja) プリント配線板の製造方法