JPS58101432A - 半導体ペレツトの裏面電極構造 - Google Patents
半導体ペレツトの裏面電極構造Info
- Publication number
- JPS58101432A JPS58101432A JP19859681A JP19859681A JPS58101432A JP S58101432 A JPS58101432 A JP S58101432A JP 19859681 A JP19859681 A JP 19859681A JP 19859681 A JP19859681 A JP 19859681A JP S58101432 A JPS58101432 A JP S58101432A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor pellet
- pellet
- layer
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本実−は半導体ベレットの裏面電極構造に関する。
従来、シリ;ン(8轟)よりなる半導体ペレットを基1
[Kボンディングする万機としては、纂l閣(A) K
示すように半導体ベレット3をはんだろ5Sにより基1
1ilのめりきlI2上にプンディングするものがある
。この場合、ベレット裏側に裏藺電1i4を形成する必
要がある。
[Kボンディングする万機としては、纂l閣(A) K
示すように半導体ベレット3をはんだろ5Sにより基1
1ilのめりきlI2上にプンディングするものがある
。この場合、ベレット裏側に裏藺電1i4を形成する必
要がある。
このような層間電極としてはIglmll(B)K示す
よ5に、ベレット3の裏園儒から、アルオニりム(AJ
) 、りo−ム(Cr)の如きI11金属層6.ニッ
ケル(N1)よりなる纂2金属層7、および金(ムU)
や鎖(ム1K)等のII3金属層(最外層)8かもなる
ものが提案されている。
よ5に、ベレット3の裏園儒から、アルオニりム(AJ
) 、りo−ム(Cr)の如きI11金属層6.ニッ
ケル(N1)よりなる纂2金属層7、および金(ムU)
や鎖(ム1K)等のII3金属層(最外層)8かもなる
ものが提案されている。
しかしながら、Au、ムgは貴金属であり、材料費が高
いという問題があった。また高個なため膜厚を薄くする
と、はんだとの濡れ性が劣化するという問題があった。
いという問題があった。また高個なため膜厚を薄くする
と、はんだとの濡れ性が劣化するという問題があった。
本実−の目的は、前記従来技術の欠点を解消し、低コス
トで確実なlンディングを行5ことのできる半導体ペレ
ットの裏面電極構造を提供すtことにある。
トで確実なlンディングを行5ことのできる半導体ペレ
ットの裏面電極構造を提供すtことにある。
二〇−的を達成するため、本発明は真菌電極の最外層と
して、はんだとの■れ性が良く、しかも11:Iストの
はんだ層を用いるものである。
して、はんだとの■れ性が良く、しかも11:Iストの
はんだ層を用いるものである。
以下、本発−を一一に示す実施例にしたがって靜麟K1
1−する。
1−する。
露111 (A)は本実−の一実施例を示すものである
。84よりなる半導体ベレット3の裏側にチタン(Ti
)s Cr、 jLJ4Fの8星と付着性のよいal
l金属@I)を形威する。続いて、Ni、CuのようK
はんだのぬれのよいHz金属ll110t−形成する。
。84よりなる半導体ベレット3の裏側にチタン(Ti
)s Cr、 jLJ4Fの8星と付着性のよいal
l金属@I)を形威する。続いて、Ni、CuのようK
はんだのぬれのよいHz金属ll110t−形成する。
続いて、はんだ膜11v影威する。これらv)3層の3
I9,10.11を同一真空装置内で連続して形威し、
膜−■の間が剥離しないようにする。たとえばl[1金
属膜9としてTI、第2食属膜10として帽を層いた場
合の膜厚め例は次の通りでj)ゐ・すなわち、T1はO
1冨μ票、N1は0.1.#lll、はんだは0.6μ
諷雫ある。はんだ中のすず(I5!l)のいとamが酸
化変質し易い、はんだ膜11の蒸着は一つの蒸発源から
でも二つの蒸発源からでもよいが、81儒に鉛(Pb
)が多く、反対側すなわち外側(大気との接触側)Ki
nが多くなるように行なう。
I9,10.11を同一真空装置内で連続して形威し、
膜−■の間が剥離しないようにする。たとえばl[1金
属膜9としてTI、第2食属膜10として帽を層いた場
合の膜厚め例は次の通りでj)ゐ・すなわち、T1はO
1冨μ票、N1は0.1.#lll、はんだは0.6μ
諷雫ある。はんだ中のすず(I5!l)のいとamが酸
化変質し易い、はんだ膜11の蒸着は一つの蒸発源から
でも二つの蒸発源からでもよいが、81儒に鉛(Pb
)が多く、反対側すなわち外側(大気との接触側)Ki
nが多くなるように行なう。
第211CB)は他の1IIIIA例を示すものである
。半導体ペレット3の裏側に、N1j12を形成する。
。半導体ペレット3の裏側に、N1j12を形成する。
続いて、はんだ膜11を同一真空装置内で形成する。こ
の場合、81とNiが反応しNi、81%−形成し易い
ので、蒸着温度は150℃以下とし、Niはんだ2層電
極を形成した後もたとえば350℃以上で1時間のよう
な熱l61Iは避ける。
の場合、81とNiが反応しNi、81%−形成し易い
ので、蒸着温度は150℃以下とし、Niはんだ2層電
極を形成した後もたとえば350℃以上で1時間のよう
な熱l61Iは避ける。
本lI!麹例の裏面電極構造においては、高価なAu。
ムgを使用しなくてすむため、安定した低コストの半導
体装置を製作できる。これはペレット裏面のP b /
8 nはんだがベレッFボンディング温度を330℃
にすると*鱗し【、ペレットボンデ(ング用に供給した
けんだにぬれ易くなること、および耐酸化性の8nが裏
面電極の外藺儒すなわち大気との接触側に多いため裏l
電極が愛質しにくいことのためである。
体装置を製作できる。これはペレット裏面のP b /
8 nはんだがベレッFボンディング温度を330℃
にすると*鱗し【、ペレットボンデ(ング用に供給した
けんだにぬれ易くなること、および耐酸化性の8nが裏
面電極の外藺儒すなわち大気との接触側に多いため裏l
電極が愛質しにくいことのためである。
以上ll鴫したよ5に、本発W14によれば、低コスト
で確実なペレットボンデ(ングを行うことが可能であゐ
。
で確実なペレットボンデ(ングを行うことが可能であゐ
。
1111m(ム)ははんだろ5を用いてベレットボンデ
ィンダすゐ場合の例を示す部分断ll1ll、第111
(II)はll来の裏藺電極の一例を示す断I[1ll
l、第8■(ム)は本発−の一実施例を示す断−閣、第
鵞閣(B)vt1本発の倫の1つの実施例を示す断l閣
であ−0 3・・・半導体ベレット、9・・・第1金属属、1G・
・・第8金属属、11・・・はんだ膜、12・・・ニッ
ケル属。 第 1 図 (5’) <A) と52
ィンダすゐ場合の例を示す部分断ll1ll、第111
(II)はll来の裏藺電極の一例を示す断I[1ll
l、第8■(ム)は本発−の一実施例を示す断−閣、第
鵞閣(B)vt1本発の倫の1つの実施例を示す断l閣
であ−0 3・・・半導体ベレット、9・・・第1金属属、1G・
・・第8金属属、11・・・はんだ膜、12・・・ニッ
ケル属。 第 1 図 (5’) <A) と52
Claims (1)
- 【特許請求の範囲】 1、半導体ベレットの畠藺電極の最外層をはんだ層とし
たことを轡黴とする半導体ベレットの裏■電極構造。 1 はんだ層は、半導体ベレットとの鎖着性の良いIN
1金属層およびはんだとの瀾れの良いII2食属層を介
して半導体ベレットの裏■に被着されていることを特徴
とする特許−求のIIs第1項記載の半導体ベレットの
裏面電極構造。 3、はんだ層は、ニッケル層を介して半導体ベレットの
裏1mK曽着されていることを411徽とする特許請求
の範−111項記載の半導体ベレットの裏爾電極榔造。 4、はんだ層は、大気との接触側にすず(8n)が多く
分布するようKなっていることを411像とする特許請
求の範囲111項記載2項または第3項のいずれかに記
載の半導体ベレットの裏l電極構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19859681A JPS58101432A (ja) | 1981-12-11 | 1981-12-11 | 半導体ペレツトの裏面電極構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19859681A JPS58101432A (ja) | 1981-12-11 | 1981-12-11 | 半導体ペレツトの裏面電極構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58101432A true JPS58101432A (ja) | 1983-06-16 |
Family
ID=16393815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19859681A Pending JPS58101432A (ja) | 1981-12-11 | 1981-12-11 | 半導体ペレツトの裏面電極構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58101432A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01318236A (ja) * | 1988-06-17 | 1989-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
US6376910B1 (en) * | 1999-06-23 | 2002-04-23 | International Rectifier Corporation | Solder-on back metal for semiconductor die |
JP2007013064A (ja) * | 2005-07-04 | 2007-01-18 | Toyota Central Res & Dev Lab Inc | 半導体モジュ−ル |
WO2012138868A2 (en) | 2011-04-05 | 2012-10-11 | Texas Instruments Incorporated | Exposed die package for direct surface mounting |
-
1981
- 1981-12-11 JP JP19859681A patent/JPS58101432A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01318236A (ja) * | 1988-06-17 | 1989-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
US6376910B1 (en) * | 1999-06-23 | 2002-04-23 | International Rectifier Corporation | Solder-on back metal for semiconductor die |
JP2007013064A (ja) * | 2005-07-04 | 2007-01-18 | Toyota Central Res & Dev Lab Inc | 半導体モジュ−ル |
JP4699822B2 (ja) * | 2005-07-04 | 2011-06-15 | 株式会社豊田中央研究所 | 半導体モジュ−ルの製造方法 |
WO2012138868A2 (en) | 2011-04-05 | 2012-10-11 | Texas Instruments Incorporated | Exposed die package for direct surface mounting |
JP2014515187A (ja) * | 2011-04-05 | 2014-06-26 | 日本テキサス・インスツルメンツ株式会社 | ダイレクト表面実装のための露出されたダイパッケージ |
EP2727135A4 (en) * | 2011-04-05 | 2015-10-21 | Texas Instruments Inc | EXPOSED CHIP CAPSULE FOR DIRECT SURFACE MOUNTING |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6309965B1 (en) | Method of producing a semiconductor body with metallization on the back side that includes a titanium nitride layer to reduce warping | |
JPS5846059B2 (ja) | 半導体装置 | |
EP0880801B1 (en) | DIE ATTACHED SiC AND DIE ATTACH PROCEDURE FOR SiC | |
JPS58101432A (ja) | 半導体ペレツトの裏面電極構造 | |
JPH06176903A (ja) | Cr系サーメット薄膜の電極構造 | |
JPS6143461A (ja) | 薄膜多層配線基板 | |
JP2023501040A (ja) | センサ素子及びセンサ素子の製造方法 | |
JPS5835989A (ja) | 非晶質光半導体装置 | |
US4837928A (en) | Method of producing a jumper chip for semiconductor devices | |
JPH0228351A (ja) | 半導体装置 | |
JP4055399B2 (ja) | チップ型半導体素子及びその製造方法 | |
JP3937860B2 (ja) | チップ型半導体素子およびその製造方法 | |
JPS62122157A (ja) | 光半導体用ヒ−トシンクの電極構造 | |
JPS5928070B2 (ja) | 半導体変位変換器 | |
JPS61111580A (ja) | 薄膜の積層接着方法 | |
JPH0629769A (ja) | チップ型電子部品 | |
JPS5992537A (ja) | 半導体装置 | |
JPH0884042A (ja) | パッケージ部材 | |
JPS62287647A (ja) | 半導体チツプの接続バンプ | |
JPS5833833A (ja) | 半導体装置の電極形成法 | |
JPS63289956A (ja) | ショットキ・バリア・ダイオ−ドの製造方法 | |
JPS5810868B2 (ja) | 半導体歪変換器 | |
JPH0467346B2 (ja) | ||
JPS6129142B2 (ja) | ||
JPS5839072A (ja) | 非晶質光半導体装置 |