JPS58101302A - バツクアツプコントロ−ラを具備するプロセス制御方式 - Google Patents
バツクアツプコントロ−ラを具備するプロセス制御方式Info
- Publication number
- JPS58101302A JPS58101302A JP20055981A JP20055981A JPS58101302A JP S58101302 A JPS58101302 A JP S58101302A JP 20055981 A JP20055981 A JP 20055981A JP 20055981 A JP20055981 A JP 20055981A JP S58101302 A JPS58101302 A JP S58101302A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- memory
- digital controller
- main digital
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Feedback Control In General (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバックアップコントローラを具備するブロース
制御方式に係〕、特にメインディジタル＝シトロ−２が
いかに異常になろうともバックアップ・データベースの
正画性を保証することができるプロセス制御方式に関す
る４のである。
制御方式に係〕、特にメインディジタル＝シトロ−２が
いかに異常になろうともバックアップ・データベースの
正画性を保証することができるプロセス制御方式に関す
る４のである。
メインディジタルプントローラ紘定周期でデータベース
をバックアップ・データベースへ格納し、メインディジ
タルコントａｓ−ｙｏ故障にそなえている。
をバックアップ・データベースへ格納し、メインディジ
タルコントａｓ−ｙｏ故障にそなえている。
そして、従来、メインデイジタルコントローラは■線デ
ータベースをバッタアップデータベース格納場所へ格納
していた。
ータベースをバッタアップデータベース格納場所へ格納
していた。
ところが、データベースの大きなコントローラは、大き
なバックアップ働データベース格納場所が必要とな〕、
メインデイジタルプシトローラＯ中央Ｊ１！＆瑠装置の
暴走でバックアップ・データベースを壊す可能性が大き
くなる。すなわち、メモリが大きいＯで確率的にバック
アップデータベースを壊すという次点が６つ九。
なバックアップ働データベース格納場所が必要とな〕、
メインデイジタルプシトローラＯ中央Ｊ１！＆瑠装置の
暴走でバックアップ・データベースを壊す可能性が大き
くなる。すなわち、メモリが大きいＯで確率的にバック
アップデータベースを壊すという次点が６つ九。
本発明は以上０点に鑑みこのような問題を等決すると共
に、かかる次点を除去すべくなされたもので、その目的
はメインディジタルコン）■−ラがいかに異常になろう
ともバックアップ・データベースの正ｌｌｌ１を保証し
得るバックアップコントローラを具備するプロセス制御
方式を提供することにある。
に、かかる次点を除去すべくなされたもので、その目的
はメインディジタルコン）■−ラがいかに異常になろう
ともバックアップ・データベースの正ｌｌｌ１を保証し
得るバックアップコントローラを具備するプロセス制御
方式を提供することにある。
こＯような目的を達成する九めに１本発明はメインディ
ジタルコントローラ側にバッファメモりを設けると共に
、そのバッファメモ・すＯ入力側に診断結果の正電を示
すキーワード信ＪｔＫよ）データの書自込みを禁止する
制御手段を備え、上記診断結果Ｏ正常を示すキーワード
信号に基づき切換装置内のランダム・アクセス・メモリ
はバッファメモリの内容を書き写し、上Ｖ診断結果Ａ常
が発見されると、バッファメモリからランダム・アクセ
ス・メモリへの書き込みは禁止されると共に、上記メイ
ンディジタルコントローラからの切ａｌｌ求信号によ〕
ランダム・アクース・メモリのデータベースハ上記バッ
クアップコントロー５Ｋ））モリに転送格納されるよう
にしたもので、以下、図−に１づ自本発１１０実膣例を
詳細に説明する。
ジタルコントローラ側にバッファメモりを設けると共に
、そのバッファメモ・すＯ入力側に診断結果の正電を示
すキーワード信ＪｔＫよ）データの書自込みを禁止する
制御手段を備え、上記診断結果Ｏ正常を示すキーワード
信号に基づき切換装置内のランダム・アクセス・メモリ
はバッファメモリの内容を書き写し、上Ｖ診断結果Ａ常
が発見されると、バッファメモリからランダム・アクセ
ス・メモリへの書き込みは禁止されると共に、上記メイ
ンディジタルコントローラからの切ａｌｌ求信号によ〕
ランダム・アクース・メモリのデータベースハ上記バッ
クアップコントロー５Ｋ））モリに転送格納されるよう
にしたもので、以下、図−に１づ自本発１１０実膣例を
詳細に説明する。
第ｉｍｌは本発明によるバックアップコントローラを具
備するプロセス制御方式〇−実ｍ例を示すプロッタ図で
、説明に必要な部分のみを示す、ここで、ＭＤＣはメイ
ンディジタルコントローラで、このメインディジタルコ
ントローラＭＤＣのφ１〜φｎＫ対して、パツ゛タアツ
プ用ディジタル；ント四−ラＢＵＤＣが１台用意される
Ｏが一般的であ〕、その場合、切換装置ＳＷも◆１〜す
ｎと１個用意される１、この第１図に示す％！膣例は％
１Ｎ１９０都合上、メインディジタルコシドロー？Ｍ
ＤＣ１台に対し、バッタアップ用ディジタルコントロー
ラ１台Ｏ場金としている。したがって、切換装置ＳＷ％
１台である。この場合、メインとバックアップの区別が
年債な完食な対称構成をなしている。
備するプロセス制御方式〇−実ｍ例を示すプロッタ図で
、説明に必要な部分のみを示す、ここで、ＭＤＣはメイ
ンディジタルコントローラで、このメインディジタルコ
ントローラＭＤＣのφ１〜φｎＫ対して、パツ゛タアツ
プ用ディジタル；ント四−ラＢＵＤＣが１台用意される
Ｏが一般的であ〕、その場合、切換装置ＳＷも◆１〜す
ｎと１個用意される１、この第１図に示す％！膣例は％
１Ｎ１９０都合上、メインディジタルコシドロー？Ｍ
ＤＣ１台に対し、バッタアップ用ディジタルコントロー
ラ１台Ｏ場金としている。したがって、切換装置ＳＷ％
１台である。この場合、メインとバックアップの区別が
年債な完食な対称構成をなしている。
この第１図において、ＣＰＵ証はパスＩＨ麗からの各種
情報を収集する中央処理装置、ＭＩＭＭはＩ（ス１■か
らＯ情報を入力としまたパスｉｎＭＫｆｌｌｌｌを出力
するメモり、ｌ１０ＭはパスＢＨＭＩＣ＠＠された入出
力回路、ＢＭＭはバッファメモリ、ＩＧＭはレジスタ、
０翼Ｍは診断による切換賛求儂号ＣＯＩと図示しないウ
ォッチ・ドック・タイｉからの出力信号ＮＤＯ−０．町
テ゛とを入力とし切換費求償号Ｄ１を出力とするオアゲ
ートで、これらはデーター・イウエイに接続されたメイ
ンディジタルコントローラＭＤＣを構成している。
情報を収集する中央処理装置、ＭＩＭＭはＩ（ス１■か
らＯ情報を入力としまたパスｉｎＭＫｆｌｌｌｌを出力
するメモり、ｌ１０ＭはパスＢＨＭＩＣ＠＠された入出
力回路、ＢＭＭはバッファメモリ、ＩＧＭはレジスタ、
０翼Ｍは診断による切換賛求儂号ＣＯＩと図示しないウ
ォッチ・ドック・タイｉからの出力信号ＮＤＯ−０．町
テ゛とを入力とし切換費求償号Ｄ１を出力とするオアゲ
ートで、これらはデーター・イウエイに接続されたメイ
ンディジタルコントローラＭＤＣを構成している。
ｘ７’ｙａおよびＩ／Ｆｂはそれぞれメインディジタル
コントローラＭＤｅおよびバックアップ用ゲイジタルコ
ントローラＢｌ）ＤＣとの間において−ｔｏ情報伝送Ｏ
ためｏｔｓｘｔａ絖であるインターフェイス、ＲＡＭは
うνダム・アＩ−にヌ・メモす、ＣＰＵ−紘中央Ｗ奮装
置で、これらはメイシデイジ７６ＷνトローツＭＤＣお
よびバックアップ用ディジタに′：Ｉν）Ｗ−９１ＵＤ
ｃＫ鐘ａすれ、メインディジタル四ント冒−ツＭＤＣＯ
故障に応答しそのメインゲイジタルコントローラＭＤＣ
Ｏメ４９ＭＩＭＭからノ（ツタアップ用ディジタに）シ
トローラＩＵＤＣＯメ毫曹Ｍ引口にデータベースを移す
九めｏＩ！ｌ換装置ＩＷを構成している。
コントローラＭＤｅおよびバックアップ用ゲイジタルコ
ントローラＢｌ）ＤＣとの間において−ｔｏ情報伝送Ｏ
ためｏｔｓｘｔａ絖であるインターフェイス、ＲＡＭは
うνダム・アＩ−にヌ・メモす、ＣＰＵ−紘中央Ｗ奮装
置で、これらはメイシデイジ７６ＷνトローツＭＤＣお
よびバックアップ用ディジタに′：Ｉν）Ｗ−９１ＵＤ
ｃＫ鐘ａすれ、メインディジタル四ント冒−ツＭＤＣＯ
故障に応答しそのメインゲイジタルコントローラＭＤＣ
Ｏメ４９ＭＩＭＭからノ（ツタアップ用ディジタに）シ
トローラＩＵＤＣＯメ毫曹Ｍ引口にデータベースを移す
九めｏＩ！ｌ換装置ＩＷを構成している。
ＣＩＦＨｓは／４ｘ１１ｍｌかｂＯ令種情報を歌集する
中５ＩＩＪ６１１１＠置、穎冨Ｍ烏はパス■１からＯ情
報を入力とし★えパス１１［ＩＫ情暢ｌ出力するメモＬ
ＺｌｏｎはＡ真１１ｍＫ接綬され九入出力■路、１Ｍ
ｍはバッフアメ鳴り、３０ｍはレジスタ、Ｏ凰１は診断
によ為切＊＊求儒考ＣＯＷと園示しないウォッチ・ドラ
？・タイマか＠、ｏｍ力儂−＃ｌ」呻−ｅ苔〒とを入力
とし切換畳求儒嗜ＤＩをＷ＊羨装ＳＷに出力するオアゲ
ートで、これらはデータ＾イウエイＫＩＩＩａｓｈ危パ
ツＩテップ用ディジタＡＭシトロ−ツーＵ謬Ｃを−成し
１％ｆｈる。
中５ＩＩＪ６１１１＠置、穎冨Ｍ烏はパス■１からＯ情
報を入力とし★えパス１１［ＩＫ情暢ｌ出力するメモＬ
ＺｌｏｎはＡ真１１ｍＫ接綬され九入出力■路、１Ｍ
ｍはバッフアメ鳴り、３０ｍはレジスタ、Ｏ凰１は診断
によ為切＊＊求儒考ＣＯＷと園示しないウォッチ・ドラ
？・タイマか＠、ｏｍ力儂−＃ｌ」呻−ｅ苔〒とを入力
とし切換畳求儒嗜ＤＩをＷ＊羨装ＳＷに出力するオアゲ
ートで、これらはデータ＾イウエイＫＩＩＩａｓｈ危パ
ツＩテップ用ディジタＡＭシトロ−ツーＵ謬Ｃを−成し
１％ｆｈる。
第２図はＩＩＩＩＩＩＫ示すｌＩ論例の要部を抽出して
示し九ブロック図である。第２１１において第１図と同
一符号Ｏ％Ｏは相当部分を示し、ＣＯｘテは制御回路で
、診断の結果正常を示す信号（キーワード信号）ＫＷＩ
Ｉが七ット端子８に入力され、Ｑ出力が動作畳重信号Ｏ
ＭＩとして出力され、また、動作終了信号０鵞−がリセ
ット端子虱に入力されるフリップフロラ１によって構成
されている。０社第１閣に示すパスＢＨＭからのデータ
を入力とし、制御１路Ｃ０ＮＴからの信号がイネーブル
端子ＩＮＬＫ印加されることＫより”（ＫＷＩＩ御され
るゲート回路で、このゲート回路Ｇは上記制御回路Ｃ０
ＮＴと共に１バツフアメ彎りＩＩＭＭの入力側に診断結
果０ｊＥ＊を示すキーワード信号ＫＷ８によ〉データの
書込みを禁止する制御苧段を構成している。
示し九ブロック図である。第２１１において第１図と同
一符号Ｏ％Ｏは相当部分を示し、ＣＯｘテは制御回路で
、診断の結果正常を示す信号（キーワード信号）ＫＷＩ
Ｉが七ット端子８に入力され、Ｑ出力が動作畳重信号Ｏ
ＭＩとして出力され、また、動作終了信号０鵞−がリセ
ット端子虱に入力されるフリップフロラ１によって構成
されている。０社第１閣に示すパスＢＨＭからのデータ
を入力とし、制御１路Ｃ０ＮＴからの信号がイネーブル
端子ＩＮＬＫ印加されることＫより”（ＫＷＩＩ御され
るゲート回路で、このゲート回路Ｇは上記制御回路Ｃ０
ＮＴと共に１バツフアメ彎りＩＩＭＭの入力側に診断結
果０ｊＥ＊を示すキーワード信号ＫＷ８によ〉データの
書込みを禁止する制御苧段を構成している。
ＢＭｗはゲート−路ＧＯ比出力入力とするバッフアメ篭
りで、このバッファメモリＩＭＭとゲート回路Ｇおよび
刺御關路ＣＯＮテはメインディジタルコン）ローラＭＤ
Ｃ内ＫＩＮけられているｉそして、ＲＡＭはバッファメ
モリ１１Ｍｍから０出力を入力とするランダム・アター
ス・メ篭りで、このうνダム・アクセス・メモリＲＡＭ
Ｕ切換装置ｓＷ内の％のである。なお、第２図において
、■。
りで、このバッファメモリＩＭＭとゲート回路Ｇおよび
刺御關路ＣＯＮテはメインディジタルコン）ローラＭＤ
Ｃ内ＫＩＮけられているｉそして、ＲＡＭはバッファメ
モリ１１Ｍｍから０出力を入力とするランダム・アター
ス・メ篭りで、このうνダム・アクセス・メモリＲＡＭ
Ｕ切換装置ｓＷ内の％のである。なお、第２図において
、■。
■紘第１図の■、■に対応する。
つぎＫこの第１図および第２１１１に示す実施例Ｏ動作
を第３因を参照して説明する。
を第３因を参照して説明する。
まず、メインディジタルコントローラＭＤＣは正電時は
ＩＮ３図に示す（ａ） 、 （ｂ） 、 （ｃ） 、
（ｄ） ＃ （＆） ・・・の動作を繰返している。す
なわち、（ａ）は一部Ｏ自己診断動作１含むｍ＊動作期
間てあり、（ｂ）はメ毫りＭＩＭＭのデータベースのバ
ッファ・メモリＢＭＭへの転送期間であ）、（−）は自
己診断期間であシ、＠）は転送許可信号であ）、この信
号を受けて切換装置ＢＷＯ中央処理装置ＣＰＵ５は−（
ファメモＩＪＢＭＭＯ内容をランダム・アクセス・メそ
りＲＡＭへの書含写しを行う。なお、こｏｔｔｔｓｗに
おいて、テは１サイタルの期間を示す。
ＩＮ３図に示す（ａ） 、 （ｂ） 、 （ｃ） 、
（ｄ） ＃ （＆） ・・・の動作を繰返している。す
なわち、（ａ）は一部Ｏ自己診断動作１含むｍ＊動作期
間てあり、（ｂ）はメ毫りＭＩＭＭのデータベースのバ
ッファ・メモリＢＭＭへの転送期間であ）、（−）は自
己診断期間であシ、＠）は転送許可信号であ）、この信
号を受けて切換装置ＢＷＯ中央処理装置ＣＰＵ５は−（
ファメモＩＪＢＭＭＯ内容をランダム・アクセス・メそ
りＲＡＭへの書含写しを行う。なお、こｏｔｔｔｓｗに
おいて、テは１サイタルの期間を示す。
この動作によ〕、切換装置ｓＷのうνダム・アクセス・
メモリ８ム翼のプログラムおよびデータ０データベース
はメインディジタルコントローラＭＤＣＯメモリＭＩＣ
ＭＭＯデータヘーヌと富Ｋｐ＠じである。すなわち、完
全なコピーが用意される。このとき、診断結果正電を示
す信号であるキーワード信奇区口Ｏ発生によシ第２１１
に示すバッフアメ篭りＩＭＭの入力ゲー）（ゲート回路
）Ｇは閉じて第１１１に示すメモリＭＩＭＭのバッファ
メモリＢＭＷへの転送は燗断されるので、七〇Ａソファ
メモリＢＭＭから切換装置ｓｗのランダム・アクセス・
メ毫９ＲＡ？０＠転送中、メインゲイジタルコントロー
ラＭＤＣＫ故障が発生し、ベスＩＨＭからバッファメモ
リｍＭｍＫ＠ｉｌされる■データが異常となっても、そ
れによ）バッファメモリＩＭＭＫ配憶されるデータは異
常データとはならない。
メモリ８ム翼のプログラムおよびデータ０データベース
はメインディジタルコントローラＭＤＣＯメモリＭＩＣ
ＭＭＯデータヘーヌと富Ｋｐ＠じである。すなわち、完
全なコピーが用意される。このとき、診断結果正電を示
す信号であるキーワード信奇区口Ｏ発生によシ第２１１
に示すバッフアメ篭りＩＭＭの入力ゲー）（ゲート回路
）Ｇは閉じて第１１１に示すメモリＭＩＭＭのバッファ
メモリＢＭＷへの転送は燗断されるので、七〇Ａソファ
メモリＢＭＭから切換装置ｓｗのランダム・アクセス・
メ毫９ＲＡ？０＠転送中、メインゲイジタルコントロー
ラＭＤＣＫ故障が発生し、ベスＩＨＭからバッファメモ
リｍＭｍＫ＠ｉｌされる■データが異常となっても、そ
れによ）バッファメモリＩＭＭＫ配憶されるデータは異
常データとはならない。
今・ＩＩ３園に示す（ａ）０期間に異常が検出されると
、正電を示すキーワード信号ｘｖｓ−ＩＩｘ出ない０で
、上記第２■に示ナパッファメ篭り−ＭＭＯλカゲート
（ゲート回路）Ｑは開き、−（ソファメ毫り鉋は異常デ
ータとなるが、バッファメモリ１ＭＭｔＰらｗＪ換羨装
１Ｗのランダム・アクセＸφメ峰りシーへ００動作費求
儒４Ｉが出ないので、うνダム・アタース・メモリＲＡ
Ｍのデータは正？１ｑのデータのままであシ、この状態
下において、オアゲートＯＲＭを介して切換装置ＳＷへ
切換費求信号Ｄ８が与えら゛れ、正電時のメインデイジ
タルコンシローラＭＤＣＯメモリＭＥＭＭのデータベー
スの完全な°コピーである切換装置畠Ｗのランダム・了
り七ス・メモリＲＡＭのデータベースはバックアップ用
ディジタルコントローラＢＵＤＣのメモリＭＥＭＢに格
納され、故障のメインディジタル；レトローラＭＤＣに
代ってバックアップ用ディジタルコントローラＩＵＤｃ
が仕事を引１１１１ぐ。
、正電を示すキーワード信号ｘｖｓ−ＩＩｘ出ない０で
、上記第２■に示ナパッファメ篭り−ＭＭＯλカゲート
（ゲート回路）Ｑは開き、−（ソファメ毫り鉋は異常デ
ータとなるが、バッファメモリ１ＭＭｔＰらｗＪ換羨装
１Ｗのランダム・アクセＸφメ峰りシーへ００動作費求
儒４Ｉが出ないので、うνダム・アタース・メモリＲＡ
Ｍのデータは正？１ｑのデータのままであシ、この状態
下において、オアゲートＯＲＭを介して切換装置ＳＷへ
切換費求信号Ｄ８が与えら゛れ、正電時のメインデイジ
タルコンシローラＭＤＣＯメモリＭＥＭＭのデータベー
スの完全な°コピーである切換装置畠Ｗのランダム・了
り七ス・メモリＲＡＭのデータベースはバックアップ用
ディジタルコントローラＢＵＤＣのメモリＭＥＭＢに格
納され、故障のメインディジタル；レトローラＭＤＣに
代ってバックアップ用ディジタルコントローラＩＵＤｃ
が仕事を引１１１１ぐ。
つぎに、第３図に示す（１）ｉ）Ｃ＋期間は平常に進み
、＜ｃ’ｎｃ示す自己診断期間においてＪ！？１が検出
されると、上述の動作が同１ｍ）Ｋ行われる。
、＜ｃ’ｎｃ示す自己診断期間においてＪ！？１が検出
されると、上述の動作が同１ｍ）Ｋ行われる。
なお、メインディジタルコントロー＝−９ＭＤＣが自己
診断機能も実行できない故障を有するときは、ウォッチ
・ドッグ−タイマがウォッチ・ドッグ・タイｉ出力、信
号ＶＤ！−〇〇テを出力し、その出方はオアゲートＯＩ
Ｍを介して切換装置ＳＷＫ与見られ。
診断機能も実行できない故障を有するときは、ウォッチ
・ドッグ−タイマがウォッチ・ドッグ・タイｉ出力、信
号ＶＤ！−〇〇テを出力し、その出方はオアゲートＯＩ
Ｍを介して切換装置ＳＷＫ与見られ。
その切換装置８Ｗｏランダム・アクセス・メモ蓼ＲＡＭ
０内容がパラアップ用ディジタルコントローラ１ｌＵＤ
ｃＯメモリＭＩＩＤに１紀され、バックアップ用デイジ
タルーントローラＢＵＤＣが制＠＋を継承する。
０内容がパラアップ用ディジタルコントローラ１ｌＵＤ
ｃＯメモリＭＩＩＤに１紀され、バックアップ用デイジ
タルーントローラＢＵＤＣが制＠＋を継承する。
これらの動作をｇ金的なタイＺング図で示すと第４図Ｏ
ようになる。この第４図において、（−）は制御動作期
間を示し、そして、破綜部の（へ）は正常崎、←）は＾
１１蛸出時点を示す。伽）は切換要求を示し１バツタア
ツプ用ゲイジタルコントローラＢＵＤＣへ０ＶＢ１４テ
ｌｂ ｈ ＲＡＭ−ｅＭＥＭｉ＋ 転送＝ｒ ン） ロ
ーラへの入出力接続、すなわち、検出端と操作端とＯ１
！絖の切換が行われる。（、）は自己診断期間、（ｄ）
は切ＩＩＩ費求、すなわち自己診断期間Ｖ切換を示す。
ようになる。この第４図において、（−）は制御動作期
間を示し、そして、破綜部の（へ）は正常崎、←）は＾
１１蛸出時点を示す。伽）は切換要求を示し１バツタア
ツプ用ゲイジタルコントローラＢＵＤＣへ０ＶＢ１４テ
ｌｂ ｈ ＲＡＭ−ｅＭＥＭｉ＋ 転送＝ｒ ン） ロ
ーラへの入出力接続、すなわち、検出端と操作端とＯ１
！絖の切換が行われる。（、）は自己診断期間、（ｄ）
は切ＩＩＩ費求、すなわち自己診断期間Ｖ切換を示す。
そし−Ｃ，ｆ、は＾雷検出時点を示す。（・）はウォッ
チ・ドッグ−タイｉ出力信号ｖｐｗ−ｏｔｎ、 （ｆ）
は切換要求を示し、これらは自己診断期間の切換を示し
九ものである。（−シて、（ハ）はタイマのタイムアウ
ト崎・点を示す。
チ・ドッグ−タイｉ出力信号ｖｐｗ−ｏｔｎ、 （ｆ）
は切換要求を示し、これらは自己診断期間の切換を示し
九ものである。（−シて、（ハ）はタイマのタイムアウ
ト崎・点を示す。
前述したところから明らかなように１本発明は、メイン
デイジタルーントローラＭＤＣＩＩＫバッファメモリＢ
Ｍ輩を設け、診断結果の正常を示すキーワード信号ＫＷ
ｍによ〕そＯバッファメモリＢＭＭから切換装置ＳＷの
ランダム・アクセス・メそりＢＩ＆Ｍへの転送を許可し
、（切換装置ＳＷＯ中央処理装＠ＣＰＵがそのランダム
−アク−ス・メモリＲＡＭへ書込みすることを可能とす
る）かつ、バッファメモリＢＭ「へのデータの書込みを
禁止するようにしたものである。また、異？Ｉを検出し
た場合にはキーワード信号ＫＷｍが出す、バッファメモ
リＩＭＭからランダム・アクセス・メモリＲ＾Ｍへの書
込みは禁止され、メインディジタルコントローラＭＤＣ
からの切換費求償号Ｄ８によｐバックアップ用デイジタ
ルプントロークＢＵＤＣへＯ切換が行われ、切績装＠Ｂ
Ｗｔ）ランダム・アクセス・メそりＲＡＭからバックア
ップ用ディジタルコントローラＩＩＵＤＣのメモリＭＩ
ＭＢにデータベースが転送格納されて、バックアップ１
勢は完了するようにしたものである。
デイジタルーントローラＭＤＣＩＩＫバッファメモリＢ
Ｍ輩を設け、診断結果の正常を示すキーワード信号ＫＷ
ｍによ〕そＯバッファメモリＢＭＭから切換装置ＳＷの
ランダム・アクセス・メそりＢＩ＆Ｍへの転送を許可し
、（切換装置ＳＷＯ中央処理装＠ＣＰＵがそのランダム
−アク−ス・メモリＲＡＭへ書込みすることを可能とす
る）かつ、バッファメモリＢＭ「へのデータの書込みを
禁止するようにしたものである。また、異？Ｉを検出し
た場合にはキーワード信号ＫＷｍが出す、バッファメモ
リＩＭＭからランダム・アクセス・メモリＲ＾Ｍへの書
込みは禁止され、メインディジタルコントローラＭＤＣ
からの切換費求償号Ｄ８によｐバックアップ用デイジタ
ルプントロークＢＵＤＣへＯ切換が行われ、切績装＠Ｂ
Ｗｔ）ランダム・アクセス・メそりＲＡＭからバックア
ップ用ディジタルコントローラＩＩＵＤＣのメモリＭＩ
ＭＢにデータベースが転送格納されて、バックアップ１
勢は完了するようにしたものである。
かくして、メインディジタルコントローラが如伸ＩＫＭ
雷になろうとも、ＷＡｌ）のないバックアップ・テータ
ヘースＯ正ｍ性を保証することができる。
雷になろうとも、ＷＡｌ）のないバックアップ・テータ
ヘースＯ正ｍ性を保証することができる。
以上説明し九ように１本発明によれば、メインディジタ
ルコントローラが如伺に異常になろうとも、誤〕Ｏない
バックアップデータベースの正画性を保証することがで
きるので、実用上０効果は極めて大である。
ルコントローラが如伺に異常になろうとも、誤〕Ｏない
バックアップデータベースの正画性を保証することがで
きるので、実用上０効果は極めて大である。
１１１図は本発＠によるパッタアップコンシローツを具
備す為プローにス制御方式０−笑論例を示すプｏ ｙ
／ ｍｌ ％ ＄１２ ＩｆＦ！第１閣に示す夾膣例０
！部を抽出して示し九ブロックｍ、第３ＷＪおよび第４
図は第１１ｉｌｌｓＰよび第２図に示す夾施儒０動作説
明に供するタイムチャートである。 ＭＤＣ，、・・メインディジタルコントローラ、ＩＵＤ
ｃ−・・・バックアップ用ディジタルコントローラ、
ｓｗ＠−−−切換装置、ＭＩＣＭＭ、ＭＩＭＩｅ・・・
メモＬ ＢＭＭ・・・・バッファメモリ、ＣＯＮ？・・
・・制御ａ鮎、Ｇ・・・−ゲート回路、ＲＡＭ・・・・
ランダム・アｊＰ−にヌ・メモリ。 第１ｍｌ 第２図 （シ） （１）） −一」シーーー １．°、。 （ｄ）−−ｊ−−−− （・）Ｗ−一−ｆ−−−−− Ｃも （ｆ） −一−よ一一一一一 第１頁の続き ０発 明 者 富田保雄 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内 ０発 明 者 真貝厚 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内 ０発 明 者 阿部徹 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内
備す為プローにス制御方式０−笑論例を示すプｏ ｙ
／ ｍｌ ％ ＄１２ ＩｆＦ！第１閣に示す夾膣例０
！部を抽出して示し九ブロックｍ、第３ＷＪおよび第４
図は第１１ｉｌｌｓＰよび第２図に示す夾施儒０動作説
明に供するタイムチャートである。 ＭＤＣ，、・・メインディジタルコントローラ、ＩＵＤ
ｃ−・・・バックアップ用ディジタルコントローラ、
ｓｗ＠−−−切換装置、ＭＩＣＭＭ、ＭＩＭＩｅ・・・
メモＬ ＢＭＭ・・・・バッファメモリ、ＣＯＮ？・・
・・制御ａ鮎、Ｇ・・・−ゲート回路、ＲＡＭ・・・・
ランダム・アｊＰ−にヌ・メモリ。 第１ｍｌ 第２図 （シ） （１）） −一」シーーー １．°、。 （ｄ）−−ｊ−−−− （・）Ｗ−一−ｆ−−−−− Ｃも （ｆ） −一−よ一一一一一 第１頁の続き ０発 明 者 富田保雄 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内 ０発 明 者 真貝厚 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内 ０発 明 者 阿部徹 東京都大田区西六郷４丁目２８番 １号山武ハネウェル株式会社蒲 田工場内
Claims (1)
- 少くとも１−＆０メインディジタルコントローラと、バ
ックアップコントローラと、データハイがエイにそれぞ
れ接続された前記メインディジタルおよびバックアップ
の両フン）ローラに接続され、メインディジタルコント
ローラの故障に応答し、そのメインディジタルコントロ
ーラのメ毫りからバックアップコン−トローラのメモリ
にデータベースを移すための切換装置とからなるプＷ−
にヌー御方式において、前記メインディジタルコントロ
ーラ儒にバッファメモリを殴けると共に、そのバッファ
メモリの入力側に診断結果ＯＩＥ’Ｒを示すキーワード
信号によりデータの書込みを禁止すゐ制御手段を備え、
前配診ｌ１ｉＩＩＩＩ果の正電を示すキーワード信号に
基づき前記切換装置内のランダム・アクセスーメそりは
前記バッファメモリの内容を書自写し、前記診断結果１
４１！が発見されると、餉紀バッファメモリから前記ラ
ンダム・アクセス・メ毛すヘＯ書込みは禁止されると共
に１前配メ、インディジタルコントローラから０［換畳
求償号によシ前起ランダム・アクセス自メモリのデータ
ベースは前記バックアップコントローラのメモリに転送
格納されるようにしてなることを特徴とするバックアッ
プコントローラを具備するプロセス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055981A JPS58101302A (ja) | 1981-12-12 | 1981-12-12 | バツクアツプコントロ−ラを具備するプロセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055981A JPS58101302A (ja) | 1981-12-12 | 1981-12-12 | バツクアツプコントロ−ラを具備するプロセス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58101302A true JPS58101302A (ja) | 1983-06-16 |
| JPS6136641B2 JPS6136641B2 (ja) | 1986-08-19 |
Family
ID=16426320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20055981A Granted JPS58101302A (ja) | 1981-12-12 | 1981-12-12 | バツクアツプコントロ−ラを具備するプロセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58101302A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177727A (ja) * | 1984-02-23 | 1985-09-11 | Matsushita Electric Works Ltd | 電子カウンタ |
| JPS62290914A (ja) * | 1986-06-10 | 1987-12-17 | Toshiba Corp | 負荷制御装置 |
-
1981
- 1981-12-12 JP JP20055981A patent/JPS58101302A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60177727A (ja) * | 1984-02-23 | 1985-09-11 | Matsushita Electric Works Ltd | 電子カウンタ |
| JPS62290914A (ja) * | 1986-06-10 | 1987-12-17 | Toshiba Corp | 負荷制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6136641B2 (ja) | 1986-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2683970B2 (ja) | リレー装置の動作能力を確認する方法 | |
| JPS58101302A (ja) | バツクアツプコントロ−ラを具備するプロセス制御方式 | |
| JP2001290710A (ja) | データエラー検出装置 | |
| JPS6117479Y2 (ja) | ||
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JPS62140153A (ja) | 二重化デ−タ処理装置 | |
| JPH04252344A (ja) | コンピュータシステム | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS58195971A (ja) | 比較回路の誤り検出方式 | |
| SU1390614A1 (ru) | Могистральный приемо-передатчик | |
| JPH03171233A (ja) | 二重化情報処理装置 | |
| JPS5971185A (ja) | ペ−ジ履歴メモリ処理方式 | |
| JPS5955557A (ja) | 共有メモリ装置 | |
| JPH01106247A (ja) | メモリカード | |
| JP2008199178A (ja) | データ処理システム及び診断方法 | |
| JPS60186951A (ja) | メモリチエツク方式 | |
| JPS63280342A (ja) | シフトパス故障診断装置 | |
| JPS6043760A (ja) | 交替記憶制御機能の試験方式 | |
| JPH0240727A (ja) | 誤り検出・訂正装置 | |
| JPS63223916A (ja) | デ−タバツフア回路 | |
| JPS6051144B2 (ja) | 交替メモリ検査方式 | |
| JPS61269738A (ja) | デ−タ処理回路 | |
| JPH1165942A (ja) | 制御記憶装置障害回復方式 | |
| JPH0454643A (ja) | パリティ生成およびチェック回路 | |
| JPH01216448A (ja) | メモリ監視装置 |