JPS58100481A - 電気回路 - Google Patents
電気回路Info
- Publication number
- JPS58100481A JPS58100481A JP19390282A JP19390282A JPS58100481A JP S58100481 A JPS58100481 A JP S58100481A JP 19390282 A JP19390282 A JP 19390282A JP 19390282 A JP19390282 A JP 19390282A JP S58100481 A JPS58100481 A JP S58100481A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- substrate
- electric circuit
- circuit
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、基板の表面に形成された電気導体を具えるI
E@回路およびこのような1!気回路の製O方法に関す
るものである。
E@回路およびこのような1!気回路の製O方法に関す
るものである。
ハイブリッド回路は、代表的に、アル電すの基板を用い
ており、この基板上に種々のペーストな印刷し焼成して
、導体、抵抗および絶縁層を形成している。アルミナ基
板の欠点は、もろいことであり、約1インチ平方以上の
寸法で取扱うのが困難なことである。
ており、この基板上に種々のペーストな印刷し焼成して
、導体、抵抗および絶縁層を形成している。アルミナ基
板の欠点は、もろいことであり、約1インチ平方以上の
寸法で取扱うのが困難なことである。
”f IJ ン)回路板技術では、′リードレス(le
ad−1ess) ” g素を用いる傾向にある。とい
うのは、これら要素は、導体トラックに直接はんだ付け
され、qI!素リードを挿入する穴を基板にあける必要
がないからである。プリント回路板の穴あけのコストは
、組立ての全コストのうちのかなりの部分を占める。1
981年8月15日にEleOtrOni08Inte
rnationalより出版された刊行物@Leadl
essCarri6r8. oomponents 1
norea81!1 board aenattyby
6 r 1 ” P、 R0Jones著は、コ+7
3ヨウナ技術IE開示している。この文献に述べられて
いる装置に用いられる基板は、普通のエポキシ−ガラス
基板またはlリイミドーガラス基板であり、これらは印
刷トラックにはんだ付けされる要素の熱膨張率とはかな
り異なる熱膨張率を有している。この文献の著者は、基
板とセラミック・リードレス素子素との熱al傍率の差
は、回路の信頼性に影響を与えなかったと述べている。
ad−1ess) ” g素を用いる傾向にある。とい
うのは、これら要素は、導体トラックに直接はんだ付け
され、qI!素リードを挿入する穴を基板にあける必要
がないからである。プリント回路板の穴あけのコストは
、組立ての全コストのうちのかなりの部分を占める。1
981年8月15日にEleOtrOni08Inte
rnationalより出版された刊行物@Leadl
essCarri6r8. oomponents 1
norea81!1 board aenattyby
6 r 1 ” P、 R0Jones著は、コ+7
3ヨウナ技術IE開示している。この文献に述べられて
いる装置に用いられる基板は、普通のエポキシ−ガラス
基板またはlリイミドーガラス基板であり、これらは印
刷トラックにはんだ付けされる要素の熱膨張率とはかな
り異なる熱膨張率を有している。この文献の著者は、基
板とセラミック・リードレス素子素との熱al傍率の差
は、回路の信頼性に影響を与えなかったと述べている。
しかしながら他の文献は、この彫物が、基板が温間サイ
クルを受けるときに要素と導体との間に破断継ぎ目を生
じさせることを示している。
クルを受けるときに要素と導体との間に破断継ぎ目を生
じさせることを示している。
プリント回路板用の基板として、インバーまたは合金4
$1ニツケルー鉄材料のような種Aの金属合金を用いる
ことが提案されてきた。これら材料は、リードレス要素
の熱膨張率に匹敵する熱膨張率を有している。このよう
な基板は、E160trOn−1cs Interna
t土onalにおいて発行された文献の1981年1月
18日版(条8,58.54ページ)と1981年8月
10日版(44〜嘉8ページ)と1981年1月IB日
版(46ページ)に開示されている。これらのすべての
場合に♂いて、金属合金は、構歯的IIを与えるため焼
付は材料として用いられ、回路が印刷されるエポキシ−
ガラスに接着されている。
$1ニツケルー鉄材料のような種Aの金属合金を用いる
ことが提案されてきた。これら材料は、リードレス要素
の熱膨張率に匹敵する熱膨張率を有している。このよう
な基板は、E160trOn−1cs Interna
t土onalにおいて発行された文献の1981年1月
18日版(条8,58.54ページ)と1981年8月
10日版(44〜嘉8ページ)と1981年1月IB日
版(46ページ)に開示されている。これらのすべての
場合に♂いて、金属合金は、構歯的IIを与えるため焼
付は材料として用いられ、回路が印刷されるエポキシ−
ガラスに接着されている。
本発明の目的は、従来用いられているアルミナ基板より
ももろさが小さいハイブリッド形態の電気回路用基板を
提供することにある。本発明の他の目的は、リードレス
素子を取付けるのに適しかつコアへのエボ午シ層の接着
を必要としない、プリント回路板Wenの電気回路用基
板を提供することにある。
ももろさが小さいハイブリッド形態の電気回路用基板を
提供することにある。本発明の他の目的は、リードレス
素子を取付けるのに適しかつコアへのエボ午シ層の接着
を必要としない、プリント回路板Wenの電気回路用基
板を提供することにある。
本発明は、冒頭に記載した電気回路であって、前記基板
が、酸化雰囲気中で加熱されると基板の露出表面にセラ
ミック層を形成する合金を具えることを特徴とする電気
回路を提供する。
が、酸化雰囲気中で加熱されると基板の露出表面にセラ
ミック層を形成する合金を具えることを特徴とする電気
回路を提供する。
合金は、鉄−クロム−アルミニウム合金とすることがで
きる。このような合金は、酸化雰囲気中で加熱されると
、その露出表面にアルミナ層を形成する。
きる。このような合金は、酸化雰囲気中で加熱されると
、その露出表面にアルミナ層を形成する。
あるいは、合金をM−Or−ムt−Y ”タイプの合金
とし、Mを鉄、ニッケルまたはコバルトとすることがで
きる。
とし、Mを鉄、ニッケルまたはコバルトとすることがで
きる。
合金は、また、イツトリウムおよびシリコンを含むこと
ができる。これら元素の付加は、アルミナ層の合金表面
への形成および接着を促進する。
ができる。これら元素の付加は、アルミナ層の合金表面
への形成および接着を促進する。
基板を合金で全体的に形成する代りに、合金な興なる組
成の基板上に表面被筒として設けることができる。
成の基板上に表面被筒として設けることができる。
本発明は、さらに、電気回路を鯛脂する方法を提供する
ことにある。この極歯方法によれば、このような合金を
酸化雰v!Jt!L中で加熱して、合金の霧出表面上に
安定で不活性で粘着力の儒いセラミック層を形成し、合
金の属菌表面の少くとも1つの部分またはatの部分上
に誘電体ペーストの1以上の層を印刷して焼成し、前記
誘電体上に導体およびまたは抵抗を印刷し、1以上の導
体に要素をはんだ付けする。
ことにある。この極歯方法によれば、このような合金を
酸化雰v!Jt!L中で加熱して、合金の霧出表面上に
安定で不活性で粘着力の儒いセラミック層を形成し、合
金の属菌表面の少くとも1つの部分またはatの部分上
に誘電体ペーストの1以上の層を印刷して焼成し、前記
誘電体上に導体およびまたは抵抗を印刷し、1以上の導
体に要素をはんだ付けする。
この方法は、さらに、電気回路の選ばれた箇所にはんだ
を印刷し、基板上に要素を設け、要素を基板にり一70
−(reflow)はんだ団けするステップを含むこと
ができる。
を印刷し、基板上に要素を設け、要素を基板にり一70
−(reflow)はんだ団けするステップを含むこと
ができる。
要素を、蒸気相り一70−はんだ寸けによって基板に取
付けることもできる。電気回路なへイブリッド回路の形
態とし、膜数のハイブリッド回路を単一の基板上に形成
し、この基板を分割して個歳の回路を形成することがで
きる。
付けることもできる。電気回路なへイブリッド回路の形
態とし、膜数のハイブリッド回路を単一の基板上に形成
し、この基板を分割して個歳の回路を形成することがで
きる。
電気回路を形成する前または形成した後に、基板を通常
の金属製凸技術により所望の形状に形成することができ
る。− 以下、本発明の実施例を図面に基いて説明する。
の金属製凸技術により所望の形状に形成することができ
る。− 以下、本発明の実施例を図面に基いて説明する。
第1図は、その上に厚い膜回路B 、 8 、 ’4が
形成される基板1を示す0この基板1は、酸化状塾のも
とてその露出表面上に安定かつ粘着力の強いセラミック
層を形成する特性を有する合金から形成する。適切な合
金は、イツトリウム添加物を有する鉄−クロム−アルミ
ニウム合金である。この合金は、商標FICORALI
、OY (the United KingdomAt
omic gnergy Authorityの商標で
ある)のもとでReaistalloy株式会社により
提供されているシリーズのようなものである。このシリ
ーズの特別の合金(FICORALLOY A ) ハ
、カーd? ン0.08%、シリコン0.8%、クロム
16.8%、アルミニウム4.8%、イア ) 1j
ウb O,8%と/< 5 ン:X (bal@n−o
e)鉄との代表的な組成す有している。
形成される基板1を示す0この基板1は、酸化状塾のも
とてその露出表面上に安定かつ粘着力の強いセラミック
層を形成する特性を有する合金から形成する。適切な合
金は、イツトリウム添加物を有する鉄−クロム−アルミ
ニウム合金である。この合金は、商標FICORALI
、OY (the United KingdomAt
omic gnergy Authorityの商標で
ある)のもとでReaistalloy株式会社により
提供されているシリーズのようなものである。このシリ
ーズの特別の合金(FICORALLOY A ) ハ
、カーd? ン0.08%、シリコン0.8%、クロム
16.8%、アルミニウム4.8%、イア ) 1j
ウb O,8%と/< 5 ン:X (bal@n−o
e)鉄との代表的な組成す有している。
基板1をFEORALLOYムから形成する場合には、
合金を最初に酸化雰B気中で1lOO,”Cの瀉噴に加
熱する。これは、アルミニウム層を基板の露出表面に形
成させる。第2図の断面図は、基板1の表面に形成され
たアル1ニウムの層5および6を示す。電気回路用の基
板として用いられる場合に基板が1100 ’C以下の
温度で用いられるときには、6基板を1100”Cの温
度で2時間保持することが勧められる。
合金を最初に酸化雰B気中で1lOO,”Cの瀉噴に加
熱する。これは、アルミニウム層を基板の露出表面に形
成させる。第2図の断面図は、基板1の表面に形成され
たアル1ニウムの層5および6を示す。電気回路用の基
板として用いられる場合に基板が1100 ’C以下の
温度で用いられるときには、6基板を1100”Cの温
度で2時間保持することが勧められる。
アル9ニウム層器が基板l上に形成されると、通常のス
クリーン印刷プロセスによって層6上に誘電体ペースト
を印刷し、850’Cの温度で1゜分間焼成する。10
分間の焼成時間後に温度を850℃に上昇させアセンブ
リを周囲温度にまで冷却する時間を含む全プロセス時間
は、約60分である。このステップを繰返して、所望厚
さの台状部9を形成することができる。−次に、導体ト
ラ□ツクlO*llおよび抵抗7を印刷して、焼成する
0多くのIn業者は、この基板に連続的に用いることの
できるハイブリット回路製砦用の誘電体、抵抗、導体ペ
ーストおよびインクを提供している。
クリーン印刷プロセスによって層6上に誘電体ペースト
を印刷し、850’Cの温度で1゜分間焼成する。10
分間の焼成時間後に温度を850℃に上昇させアセンブ
リを周囲温度にまで冷却する時間を含む全プロセス時間
は、約60分である。このステップを繰返して、所望厚
さの台状部9を形成することができる。−次に、導体ト
ラ□ツクlO*llおよび抵抗7を印刷して、焼成する
0多くのIn業者は、この基板に連続的に用いることの
できるハイブリット回路製砦用の誘電体、抵抗、導体ペ
ーストおよびインクを提供している。
−例は、住所がアメリカ合衆国、08110、”−ユ・
−シャーシー州、ペンソーケン、シャーマンアペ=ニー
gllllのElectro−solence Lab
oratoriesInk、によって提供された装置で
あり、これによれば誘電体はタイプ49021、抵抗は
8900シリーズ、導体はパラジウム−銀9669であ
る。
−シャーシー州、ペンソーケン、シャーマンアペ=ニー
gllllのElectro−solence Lab
oratoriesInk、によって提供された装置で
あり、これによれば誘電体はタイプ49021、抵抗は
8900シリーズ、導体はパラジウム−銀9669であ
る。
次に回路上にはんだをスクリーン印刷し、t’sを取付
は導体にリーフ0−はんだ付けする。この動作を実行す
るためには、蒸気相はんだ寸は技術が適している。次に
、FEORALLOY基板を、所望の形状に形成して、
回路が一部を形成する装置の構造部を構成することがで
きる。この場合、誘電体白状部9の領域で基板を変形し
ないように注意することが必要である。
は導体にリーフ0−はんだ付けする。この動作を実行す
るためには、蒸気相はんだ寸は技術が適している。次に
、FEORALLOY基板を、所望の形状に形成して、
回路が一部を形成する装置の構造部を構成することがで
きる。この場合、誘電体白状部9の領域で基板を変形し
ないように注意することが必要である。
たとえば、プラスチックカバーが取付けられる電話器具
の基部を設けるように、基板1【形成することができる
。これは、別個に設けられる回路板の使用を減少または
排除することを可能にする。
の基部を設けるように、基板1【形成することができる
。これは、別個に設けられる回路板の使用を減少または
排除することを可能にする。
あるいは、誘電体、導体、抵抗ペーストを印刷して焼成
する前に、基板を所望の形状に形成することができる。
する前に、基板を所望の形状に形成することができる。
FEORムLLOYムは、高温度(1000°C〜12
001℃)で非常に少量の酸素に触れる場合に、安定で
不活性でありかつ強力な粘着力を有するセラミック(ア
ルミナ)被筒を形成する電気回路用基板としての使用に
対し重要な特性を有している。この・被電を形成するの
に必要な処理条件は重要ではないロー壇形成されると、
この被置は、アルミナ被置の特性を低下させることなく
、酸化および還元雰囲気中で繰返し高温度(1000°
C)にさらされる(1000時間)ことに耐えることが
できる。1□・したがって、950″Cまでの温度での
多数の焼成に必要な多層の厚い膜構歯を保つことができ
る。
001℃)で非常に少量の酸素に触れる場合に、安定で
不活性でありかつ強力な粘着力を有するセラミック(ア
ルミナ)被筒を形成する電気回路用基板としての使用に
対し重要な特性を有している。この・被電を形成するの
に必要な処理条件は重要ではないロー壇形成されると、
この被置は、アルミナ被置の特性を低下させることなく
、酸化および還元雰囲気中で繰返し高温度(1000°
C)にさらされる(1000時間)ことに耐えることが
できる。1□・したがって、950″Cまでの温度での
多数の焼成に必要な多層の厚い膜構歯を保つことができ
る。
これら展の最終的な特性は、同じ膜が普通の方法で(す
なわち、導体を多層とし、普通のはんだで容易にはんだ
付けし、ワイヤボンドすることかで1きる)、セラミッ
ク基板上に堆積された場合にこれら展が示す高品質とは
あまり異ならない。抵抗は、10Ω/Bq NI MΩ
/sqの範囲の面接抵抗で作り、絶縁層を異なる導体層
間に形成して、各00ボルトで109の抵抗を与えるこ
とができる。−□□このアルミナ被電を、前もって形成
されたシートの全表面に一様な厚さで形成することがで
きる。
なわち、導体を多層とし、普通のはんだで容易にはんだ
付けし、ワイヤボンドすることかで1きる)、セラミッ
ク基板上に堆積された場合にこれら展が示す高品質とは
あまり異ならない。抵抗は、10Ω/Bq NI MΩ
/sqの範囲の面接抵抗で作り、絶縁層を異なる導体層
間に形成して、各00ボルトで109の抵抗を与えるこ
とができる。−□□このアルミナ被電を、前もって形成
されたシートの全表面に一様な厚さで形成することがで
きる。
これは、非常にむつかしい形状に良好な被電を与えるの
に特に重要であり、他の方法および材料で達成するのは
不可能である。
に特に重要であり、他の方法および材料で達成するのは
不可能である。
多数の形状のFEORALLOYを、FICORALI
、OYの一枚のシート上に形成して、それぞれの基板を
処理するコストを軽減することができる。これら各基板
を、基板上の厚い膜に損傷を与えることなく、普通の金
属極歯技術たとえばブランキング(blan−king
) 、裁断、のこ引き等を用いて、アレイから分離する
ことができるが、これら縁部でのさびの形成を防止する
ために切断動作から生じる露出かつ無醗化のFECRA
LLOYをシールすることが望ましいO 多層の厚い膜で被筒されたFICORAI、LOYを、
特に、不規則な形状の基板が必要とされる、あるいはア
ルミナが高価かつもろくなる場合に大きなサイにの基板
が必要とされる場合、厚い膜の回路用の基板として、ア
ルミナ(ムj、O,)の代りに用いることができる。
、OYの一枚のシート上に形成して、それぞれの基板を
処理するコストを軽減することができる。これら各基板
を、基板上の厚い膜に損傷を与えることなく、普通の金
属極歯技術たとえばブランキング(blan−king
) 、裁断、のこ引き等を用いて、アレイから分離する
ことができるが、これら縁部でのさびの形成を防止する
ために切断動作から生じる露出かつ無醗化のFECRA
LLOYをシールすることが望ましいO 多層の厚い膜で被筒されたFICORAI、LOYを、
特に、不規則な形状の基板が必要とされる、あるいはア
ルミナが高価かつもろくなる場合に大きなサイにの基板
が必要とされる場合、厚い膜の回路用の基板として、ア
ルミナ(ムj、O,)の代りに用いることができる。
前記FICCRALLOYを、従来のプリント回路板材
料の代りに用いることによって、表面に設けた要素を相
互接続するための多層相互接続トラックを有するプリン
ト回路板を作ることもできる。この場合には、FICO
RALLOYの重要な特性は次のとおりである。その熱
膨張係数(IIXIO−’℃)は、表面に取付けられた
要素の熱膨張係数に十分に近くなければならず、かつ、
エポキシ板の熱膨張係数(SOメ10−6℃)よりも大
きい。したがって、Fli:0RALLOYを基板材料
として用いる場合には、組立てられた要素および板は、
幅広い温度範囲にわたる温度サイクルに耐えることがで
き、かつ、極端な温度間のより多くのサイクルに耐える
ことができる。プリン)回路板を製aする場合、誘電体
1ペーストを基板の1以上の表面の全体にわたって印刷
することができる。
料の代りに用いることによって、表面に設けた要素を相
互接続するための多層相互接続トラックを有するプリン
ト回路板を作ることもできる。この場合には、FICO
RALLOYの重要な特性は次のとおりである。その熱
膨張係数(IIXIO−’℃)は、表面に取付けられた
要素の熱膨張係数に十分に近くなければならず、かつ、
エポキシ板の熱膨張係数(SOメ10−6℃)よりも大
きい。したがって、Fli:0RALLOYを基板材料
として用いる場合には、組立てられた要素および板は、
幅広い温度範囲にわたる温度サイクルに耐えることがで
き、かつ、極端な温度間のより多くのサイクルに耐える
ことができる。プリン)回路板を製aする場合、誘電体
1ペーストを基板の1以上の表面の全体にわたって印刷
することができる。
特に市販されている合金であるFEORALLOY A
fこの出願の時点で用いるのに最も適じたものとして
選んだが、酸化雰囲気中で加熱されたときに露°□゛・
出表面にセラミック層を形成する特性を有する他の合金
を用いることもできる0もちろん、基板を形成する合金
を選択する際に、必要な処理Ill賓にまで、たとえば
誘電体、導体および抵抗ペーストを焼成するために約1
000℃にまで耐えられることを保証し、かつ、合金の
熱膨張係数と基板上に設けられる要素の熱膨張係数との
一致を考慮することが必要である。
fこの出願の時点で用いるのに最も適じたものとして
選んだが、酸化雰囲気中で加熱されたときに露°□゛・
出表面にセラミック層を形成する特性を有する他の合金
を用いることもできる0もちろん、基板を形成する合金
を選択する際に、必要な処理Ill賓にまで、たとえば
誘電体、導体および抵抗ペーストを焼成するために約1
000℃にまで耐えられることを保証し、かつ、合金の
熱膨張係数と基板上に設けられる要素の熱膨張係数との
一致を考慮することが必要である。
酸素と反応して比較的純粋なアルミナの保饅層を形成す
る鉄−クロム−アルミニウム合金の[囲は、五!l1e
riOan 5OO1etyfor MIStalil
GCよって発行されたN1nth lCd1tion
of the Metals Handbookの第
8巻に開示されている。11wL抵抗合金としてのそれ
らの使用は、この刊行物の647ページにおいて議論さ
れている。このような合金の範囲は表6にリストされて
おり、約94.5%の五l、0.と8.6%のOr、O
,と2%)Fe、O,とから我るこれら合金上に約18
00℃で酸化物が形成され、この誘電体膜は極端に高い
絶縁耐力を有することが記載されている。
る鉄−クロム−アルミニウム合金の[囲は、五!l1e
riOan 5OO1etyfor MIStalil
GCよって発行されたN1nth lCd1tion
of the Metals Handbookの第
8巻に開示されている。11wL抵抗合金としてのそれ
らの使用は、この刊行物の647ページにおいて議論さ
れている。このような合金の範囲は表6にリストされて
おり、約94.5%の五l、0.と8.6%のOr、O
,と2%)Fe、O,とから我るこれら合金上に約18
00℃で酸化物が形成され、この誘電体膜は極端に高い
絶縁耐力を有することが記載されている。
鉄−クロム−アルミニウムーイツトリウム合金1は、未
国特齢第aostsbs号、英国特許第10番!I99
婁号、第1598827号および第159118 m
8号明細書に開示されている。英国特許出願第1019
888ム号明細書は、シリコンの付加的な一定の特性を
有する鉄−クロム−アルミニウム−イッ)リウム合金を
開示している。
国特齢第aostsbs号、英国特許第10番!I99
婁号、第1598827号および第159118 m
8号明細書に開示されている。英国特許出願第1019
888ム号明細書は、シリコンの付加的な一定の特性を
有する鉄−クロム−アルミニウム−イッ)リウム合金を
開示している。
FKORALLOYムは、前記英国特許出願に開示され
ている範囲内で、鉄、クロム、アルミニウム、イツトリ
ウムおよびシリコンの特性を有している。
ている範囲内で、鉄、クロム、アルミニウム、イツトリ
ウムおよびシリコンの特性を有している。
英国特許第1ffi61281号明細書は、go〜60
%のクロムと10〜go%のアル之二つふと0.08〜
1%のイツトリウムまたは希土類元素とバランス鉄とか
ら成る合金で、ニラオルおよヒコバル)が基本の超合金
を被筒する方法を開示している。したがって、合金のイ
ツトリウム成分を、希土類金属で置き換えることができ
る。英国特許第1161161号および英国特許第14
89888号明細書は、また、ニッケルおよびコバルト
が基本の超合金を被筒する方法を開示している。
%のクロムと10〜go%のアル之二つふと0.08〜
1%のイツトリウムまたは希土類元素とバランス鉄とか
ら成る合金で、ニラオルおよヒコバル)が基本の超合金
を被筒する方法を開示している。したがって、合金のイ
ツトリウム成分を、希土類金属で置き換えることができ
る。英国特許第1161161号および英国特許第14
89888号明細書は、また、ニッケルおよびコバルト
が基本の超合金を被筒する方法を開示している。
・英国特許第1489618号明細書は、クロムとアル
ミニウムとイツトリウムとニッケル、コバルトまたは鉄
とから成る被筒会合の使用について議論している。
ミニウムとイツトリウムとニッケル、コバルトまたは鉄
とから成る被筒会合の使用について議論している。
すべてのこれら合金または被筒は、酸化状態のもとでそ
れらの露出表面上にセラ之ツタ層を生じ、ハイブリッド
回路を形成する通常のペーストまたはインクが焼成する
温噴に耐えることができる。
れらの露出表面上にセラ之ツタ層を生じ、ハイブリッド
回路を形成する通常のペーストまたはインクが焼成する
温噴に耐えることができる。
第1図は、複数の厚い膜回路が形成された本発明基板の
斜視図、 第8図は、第1図のムーム線の一部断面図である0 1・・・基板 1t、8.4・・・膜回路
6.6・・・アルミニウム層 7・・・抵抗 8・・・要素9・・・台状
部 10811・・・導体トラック。
斜視図、 第8図は、第1図のムーム線の一部断面図である0 1・・・基板 1t、8.4・・・膜回路
6.6・・・アルミニウム層 7・・・抵抗 8・・・要素9・・・台状
部 10811・・・導体トラック。
Claims (1)
- 【特許請求の範囲】 1 基板の11面に形成された電気導体を具える電気回
路において、前記基板が、酸化雰朋気・中で加熱される
と基板の露出表面にセラミック層を形成する合金を具え
ることを特徴とする電tIL回路。 亀 特許請求の範囲第11iに記載の電気回路において
、前記合金を鉄−クロム−アル之二つi゛ム合金したこ
とを特徴とする電気回路。 龜 特許請求の範囲第1項に記載の電気回路において、
前記合金を輩−0r−ムl−Y合金とし、kを鉄、ニッ
ケルまた°はコバル)としたことを特徴とする電11L
回路。 表 特許請求の範囲第3項に記載の電気回路において、
前記合金がさらにイツトリウムを)含むことを特徴とす
る電気回路。 狐 特1vIll求の範囲第8項または第6項に記載の
電気回路にお・−いて、前記合金がさらにシリ□コンを
含むことを特徴とする11気回路。 a wvFn求の範囲第1項から第6項のいずれかに
記載の電気回路において、前配合会が興なる組成の基板
上に表面被電な形成することを特徴とする電気回路。 −特許請求の範囲第11から第6項のいずれかに記載の
合金を酸化雰囲気中で加熱して、合金のig7出表画表
面上定で不活性で粘着力の強いセラミック層を形成し、
合金の露出表面の少くとも1つの部分または表敷の部分
上に誘電体ペーストの1以上の層を印刷して焼成し、前
記誘電体上に導体およびまたは抵抗を印刷し、1以上の
導体に要素をはんだ付けすることを特徴とする電気回路
の1!歯方法。 & 特許請求の範囲第7項に記載の製造方法において、
電気回路の選ばれた箇所にはんだな印−し、基板上に要
素を設け、要素を基板にリーフローはんだ付けするステ
ップを自む製造方法。 甑 +??齢請求の範囲第8項に記載の製造方法におい
て、前記要素を、lIA気相リーフ0−はん・だ付けに
゛よって基板に取付けることを特徴とする一歯方法。 11L %許請求の範囲第7項から第9項のいずれか
に記載の一歯方法において、電気回路Eハイブリッド回
路の形態とし、複数のハイブリッド回路を単一[F]基
板上に形成し、この基板を分割して個々の回路を形成す
ることを特徴とする電気回路。 IL 特許請求の範囲第7項〜第10項のいずれかに
記載の一歯方法において、電気回路を形成した後に、基
板を通常の金属84!技術により所望の形状に形成する
ことを特徴とする鉄砲方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8133262A GB2110475A (en) | 1981-11-04 | 1981-11-04 | Substrate for hybrid and printed circuits |
GB8133262 | 1981-11-04 | ||
GB8227748 | 1982-09-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58100481A true JPS58100481A (ja) | 1983-06-15 |
JPH0334676B2 JPH0334676B2 (ja) | 1991-05-23 |
Family
ID=10525627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19390282A Granted JPS58100481A (ja) | 1981-11-04 | 1982-11-04 | 電気回路 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS58100481A (ja) |
CA (1) | CA1193752A (ja) |
GB (1) | GB2110475A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2162694A (en) * | 1984-08-04 | 1986-02-05 | British Aerospace | Printed circuits |
DE3447520A1 (de) * | 1984-12-27 | 1986-08-14 | Metallwerk Plansee GmbH, Reutte, Tirol | Verbundleiterplatte, verfahren zur herstellung einer verbundleiterplatte und verwendung von aluminiumoxyd als isolierende schicht einer verbundleiterplatte |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5917879A (ja) * | 1982-07-19 | 1984-01-30 | Mitsubishi Electric Corp | 交流エレベ−タの制御装置 |
JPS6149827A (ja) * | 1984-08-17 | 1986-03-11 | Mitsubishi Electric Corp | 対向液圧成形法 |
JPS6149831A (ja) * | 1985-06-10 | 1986-03-11 | Shiro Ono | チユ−ブ状包装袋の製造方法 |
-
1981
- 1981-11-04 GB GB8133262A patent/GB2110475A/en not_active Withdrawn
-
1982
- 1982-10-28 CA CA000414414A patent/CA1193752A/en not_active Expired
- 1982-11-04 JP JP19390282A patent/JPS58100481A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5917879A (ja) * | 1982-07-19 | 1984-01-30 | Mitsubishi Electric Corp | 交流エレベ−タの制御装置 |
JPS6149827A (ja) * | 1984-08-17 | 1986-03-11 | Mitsubishi Electric Corp | 対向液圧成形法 |
JPS6149831A (ja) * | 1985-06-10 | 1986-03-11 | Shiro Ono | チユ−ブ状包装袋の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2110475A (en) | 1983-06-15 |
CA1193752A (en) | 1985-09-17 |
JPH0334676B2 (ja) | 1991-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101325095B (zh) | 陶瓷电子部件 | |
EP0254070B1 (de) | Elektro-Bauelement | |
JP4431052B2 (ja) | 抵抗器の製造方法 | |
US4912284A (en) | Electrical circuits | |
JPS58100481A (ja) | 電気回路 | |
JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
US4694568A (en) | Method of manufacturing chip resistors with edge around terminations | |
JP2005353620A (ja) | 抵抗組成物およびそれを用いた抵抗器 | |
JP2506281B2 (ja) | 低温焼結多層基板 | |
JPS63220598A (ja) | セラミック多層配線基板の製法 | |
JPH0415985A (ja) | ハイブリットic用ベース基板 | |
JPH09275002A (ja) | 厚膜抵抗体とそれを用いたチップ抵抗器およびその製造方法 | |
JP2599458B2 (ja) | ホ−ロ回路基板 | |
JPS6077492A (ja) | セラミック多層配線基板の製造法 | |
JP2004119561A (ja) | 抵抗体ペーストおよび抵抗器 | |
JPS63261796A (ja) | 多層ハイブリツドic基板の製造方法 | |
JPS6077187A (ja) | セラミツク電子部品及びその製造法 | |
JPS6120395A (ja) | ホ−ロ回路基板の製造法 | |
JPS59134803A (ja) | チツプ抵抗体の製造方法 | |
JPS6263488A (ja) | 厚膜基板の製造方法 | |
JPS5824955B2 (ja) | タイハンダセイホゴザイ | |
JPS63181496A (ja) | 厚膜回路基板の製造方法 | |
JPS5864001A (ja) | 厚膜抵抗体のオ−バ−コ−ト焼成法 | |
JPH03149803A (ja) | 厚膜抵抗体の形成方法 | |
JPS6336595A (ja) | 厚膜パタ−ンの形成方法 |