JPH1174627A - 配線基板およびその実装構造 - Google Patents

配線基板およびその実装構造

Info

Publication number
JPH1174627A
JPH1174627A JP9234633A JP23463397A JPH1174627A JP H1174627 A JPH1174627 A JP H1174627A JP 9234633 A JP9234633 A JP 9234633A JP 23463397 A JP23463397 A JP 23463397A JP H1174627 A JPH1174627 A JP H1174627A
Authority
JP
Japan
Prior art keywords
thermal expansion
wiring
ppm
insulating substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9234633A
Other languages
English (en)
Other versions
JP3699571B2 (ja
Inventor
Koichi Yamaguchi
浩一 山口
Noriaki Hamada
紀彰 浜田
Hideto Yonekura
秀人 米倉
Yoji Furukubo
洋二 古久保
Katsumasa Yasukawa
勝正 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP23463397A priority Critical patent/JP3699571B2/ja
Publication of JPH1174627A publication Critical patent/JPH1174627A/ja
Application granted granted Critical
Publication of JP3699571B2 publication Critical patent/JP3699571B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】 【課題】プリント基板等の外部電気回路基板に対して、
強固に且つ高湿度雰囲気中でも長期にわたり安定した接
続状態を維持できる高信頼性の配線基板とその実装構造
を提供する。 【解決手段】絶縁基板1と、メタライズ配線層3とを具
備する配線基板Aであって、絶縁基板1を、リチウムシ
リケート結晶相を5〜20重量%、スポジュメンなどの
Al、SiおよびLiを含有する複合酸化物結晶相を5
〜15重量%、少なくともクオーツ結晶を含む40〜4
00℃の線熱膨張係数が6ppm/℃以上の酸化物結晶
相(但し、リチウムシリケートを除く)を合計で60〜
80重量%含有し、40℃〜400℃の線熱膨張係数が
8〜18ppm/℃の焼結体により構成する。また、こ
の配線基板を少なくとも有機樹脂を含む絶縁体7の表面
に配線導体8が被着形成された外部電気回路基板B上
に、ロウ付けにより実装する。

Description

【発明の詳細な説明】
【0001】
【発明の属する利用分野】本発明は、メタライズ配線層
を具備する配線基板、その配線基板の実装構造に関する
ものである。
【0002】
【従来技術】従来、配線基板は、絶縁基板の表面あるい
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板を用いた代表的な例として、半導体
素子、特にLSI(大規模集積回路素子)等の半導体素
子を収容するためのパッケージは、一般にアルミナセラ
ミックス等からなり、半導体素子を収容する凹所を有す
る絶縁基板の内部にWやMoなどのメタライズ配線層が
施され、絶縁基板の下面に形成された接続端子を具備
し、凹所内に半導体素子を実装して蓋体をもって気密に
封止した構造からなる。また、このようなパッケージは
絶縁基板下面の接続端子と外部電気回路基板の配線導体
とを半田等のロウ材により接合して電気的に接続して実
装される。
【0003】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくするにも限界
があり、より小型化を要求される以上、パッケージにお
ける端子の密度を高くすることが必要となる。
【0004】これまでのパッケージにおける端子の密度
を高めるための構造としては、パッケージの下面にコバ
ールなどの金属ピンを接続したピングリッドアレイ(P
GA)、パッケージの4つの側面のすべてからガルウイ
ング状(L字状)の金属ピンが導出された構造のクワッ
ドフラットパッケージ(QFP)、さらに接続端子を半
田からなる球状端子により構成したボールグリッドアレ
イ(BGA)等があり、これらの中でもBGAが最も高
密度化が可能であると言われている。
【0005】このボールグリッドアレイ(BGA)は接
続端子を接続パッドに半田などのロウ材からなる球状端
子をロウ付けした端子により構成し、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、前記端子を約250〜400℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装することが行われている。
【0006】また、半導体素子収納用パッケージにおけ
る絶縁基板としては、上記アルミナ質セラミックスの場
合には、W、Moなどの高抵抗の金属を使用する必要が
あることから、最近では、銅、金、銀などの低抵抗金属
を配線導体として用いることのできるガラスセラミック
スなどの焼結体が開発されている。
【0007】従来より提案されているガラスセラミック
スとしては、ホウ珪酸ガラスに対して、Al2 3 、S
iO2 、MgO、コージェライトなどのセラミックフィ
ラーを配合して成形後、850〜1000℃の温度で焼
成することにより作製され、配線基板を作製する場合に
は、銅、銀を含むペーストを印刷塗布して同時焼成する
ことが行われている。また、ホウ珪酸ガラスとしては、
非晶質ガラスや、焼結体の強度を高めるために、焼結過
程に結晶化する、いわゆる結晶化ガラスなどが用いられ
ている。
【0008】
【発明が解決しようとする課題】従来からパッケージに
おける絶縁基板として使用されているアルミナ、ムライ
トなどのセラミックスは、200MPa以上の高強度を
有し、しかもメタライズ配線層との多層化による高信頼
性の点で優れるものの、その線熱膨張係数は約4〜7p
pm/℃程度であるのに対して、パッケージが実装され
る外部電気回路基板として最も多用されているガラス−
エポキシ絶縁層にCu配線層が形成されたプリント基板
の線熱膨張係数は11〜18ppm/℃と非常に大き
い。
【0009】そのため、半導体集積回路素子を収容した
パッケージをプリント基板などの外部電気回路基板に実
装した場合、半導体素子の作動時に発する熱が絶縁基板
と外部電気回路基板の両方に繰り返し印加されると前記
絶縁基板と外部電気回路基板との間に両者の熱膨張係数
の相違に起因する大きな熱応力が発生する。この熱応力
は、パッケージにおける端子数が300以下の比較的少
ない場合には、大きな影響はないが、端子数が300を
超え、パッケージそのものが大型化するに従い、その影
響が増大する傾向にある。
【0010】また、CSP(チップスケールパッケー
ジ)では、BGA構造であるが、プリント基板との半田
接合高さが小さくなるため、10〜20mmの小さなサ
イズでも熱膨張差の影響を強く受ける。
【0011】即ち、半導体素子の作動および停止の繰り
返しにより熱応力が繰り返し印加されると、この熱応力
が絶縁基板下面の接続パッドの外周部、及び外部電気回
路基板の配線導体と端子との接合界面に作用し、接続パ
ッドが絶縁基板より剥離したり、端子が配線導体より剥
離して、半導体素子収納用パッケージの接続端子を外部
電極回路の配線導体に長期にわたり安定に電気的接続さ
せることができないという欠点を有していた。
【0012】そこで、絶縁基板の熱膨張係数を大きくし
てプリント基板の熱膨張係数と近似させることが考えら
れる。このような熱膨張係数の大きなガラスセラミック
スとしては、例えば、特開平6−191887号公報に
は、水晶片との熱膨張特性が近似する100〜150×
10-7/℃の線熱膨張係数を有する、ガラス中にフォル
ステライトを30〜70重量%分散させたガラスセラミ
ック焼結体が提案されている。また、特開昭63−11
7929号公報においては、ZnO−Al2 3 −Si
2 系ガラスを用いたガラスセラミック体が提案されて
おり、かかる公報によれば、化学組成と熱処理条件の制
御によって珪酸亜鉛の他にコーディライトまたは亜鉛尖
小石の結晶を生成させることで、熱膨張係数を制御でき
ることが記載されている。
【0013】しかしながら、特開平6−191887号
におけるガラスセラミック体を利用した集積回路パッケ
ージ基板では高い熱膨張係数の基板が得られると報告さ
れているものの、ガラスとフォルステライトとの組み合
わせだけでは焼結体を得るための焼結性の制御が困難
で、焼結体が得られても機械的強度が低く実用的でな
い。
【0014】また、特開昭63−117929号公報に
おけるガラスセラミック体を利用した集積回路パッケー
ジ基板では高い熱膨張係数の基板が得られると報告され
ているものの、公報に記載されているように同一の組成
でもわずかな熱処理条件の相違により析出結晶相が変化
し熱膨張係数を安定して制御することが難しく、しかも
高価な結晶性ガラスを使用するため、パッケージを安価
に製造することができないものである。
【0015】また、一般にガラス−セラミック焼結体を
作製する場合に用いられるガラスとしては、ホウ珪酸ガ
ラスが最も用いられるが、このホウ珪酸ガラスは、その
屈伏点が比較的高いために焼結させるためにはガラスを
主成分とする必要がある。そのために、低温で焼成する
場合には、高価なガラスを多量に必要とするために製造
コストが高くなるという問題があった。また、脱バイン
ダーおよび焼結が十分に行われない場合があり、そのた
めにガラスの組成やフィラーを細かく制御する必要があ
った。
【0016】また、上記のような従来の配線基板や半導
体素子収納用パッケージによれば、絶縁基板とその内部
および表面に配設されるメタライズ配線層とを同時焼成
することが行われるが、高熱膨張を有するようなガラス
セラミック絶縁基板と銅メタライズ配線層との同時焼結
性などについて具体的に検討されていないのが現状であ
る。
【0017】これらの問題に対して、本発明者らは、L
2 Oを5〜30重量%含有する低軟化点のリチウム珪
酸系ガラスに対して、高熱膨張のセラミックフィラーを
配合したガラスセラミックスを提案したが、かかるセラ
ミックスを配線基板の絶縁基板に適用した場合、高湿度
雰囲気中で配線層に電圧を印加した場合、配線層におけ
る負電極側にて化学的な反応が生じ、配線周辺にLi化
合物が析出し、これによりメタライズ配線層を腐食する
という問題が発生することが判明した。
【0018】従って、本発明は、高熱膨張特性を有する
絶縁基板の表面あるいは内部にメタライズ配線層を具備
する配線基板や、その配線基板をガラス−エポキシ樹脂
等を絶縁体とする外部電気回路に対して、強固に且つ高
湿度雰囲気中でも長期にわたり安定した接続状態を維持
できる高信頼性の配線基板とその実装構造を提供するこ
とを目的とするものである。
【0019】
【課題を解決するための手段】本発明者らは、上記課題
に対して検討を重ねた結果、従来提案した組成によるリ
チウム珪酸系やクオーツ結晶相を含む系において、スポ
ジュメン(Li2 O・Al2 3 ・4SiO2 )などの
Al、SiおよびLiを含有する複合酸化物を析出させ
ることにより、Liを安定化することにより、Liによ
る吸湿性や経時変化、化学的な不安定性を解消すること
ができることを見いだし、本発明に至った。
【0020】即ち、本発明の配線基板は、絶縁基板と、
メタライズ配線層とを具備するものであり、前記絶縁基
板を、リチウムシリケート結晶相を5〜20重量%、A
l、SiおよびLiを含有する複合酸化物結晶相を5〜
15重量%、少なくともクオーツ結晶を含む40〜40
0℃における線熱膨張係数が6ppm/℃以上の酸化物
結晶相(但し、リチウムシリケートを除く)を合計で6
0〜80重量%の割合で含有し、40℃〜400℃にお
ける線熱膨張係数が8〜18ppm/℃の焼結体により
構成したことを特徴とする。
【0021】また、本発明によれば、上記の配線基板を
もって、有機樹脂を含む絶縁体の表面に配線導体が被着
形成された外部電気回路基板表面の配線導体にロウ付け
により実装してなることを特徴とする。
【0022】本発明によれば、ガラス−エポキシ基板な
どのプリント基板からなる外部電気回路に対して実装さ
れる半導体素子収納用パッケージにおける絶縁基板とし
て40〜400℃の温度範囲における線熱膨張係数が9
〜18ppm/℃のセラミックスを用いることにより、
絶縁基板と外部電気回路基板との間に両者の線熱膨張係
数の差が小さくなり、その結果、絶縁基板と外部電気回
路基板の熱膨張係数の相違に起因する熱応力によって端
子が外部電気回路の配線導体とが接続不良を起こすこと
がなく、これによっても内部に収容する半導体素子と外
部電気回路とを長期間にわたり正確に、且つ強固に電気
的接続させることが可能となる。
【0023】また、パッケージの内部配線として使用さ
れるCuの線熱膨張係数18ppm/℃に対しても近似
の熱膨張係数を有するため、メタライズ配線の基板への
密着性等の信頼性を高めることができる。
【0024】さらに、本発明において、配線基板の絶縁
基板を構成する結晶相として、13ppm/℃のリチウ
ムシリケート(Li2 O・2SiO2 )や、15ppm
/℃のクオーツを含む高熱膨張の酸化物結晶相を析出さ
せると同時に、スポジュメンなどのAl、SiおよびL
iを含有する複合酸化物結晶相を特定範囲で析出させる
ことにより、高熱膨張特性を維持しつつ、Liを前記複
合酸化物により固定化することができる結果、Liの存
在による耐湿性の低下を防止することができる。
【0025】
【発明の実施の形態】以下、本発明を一実施例を示す添
付図面に基づき詳細に説明する。図1は、本発明におけ
るBGA型の半導体素子収納用%とその実装構造の一実
施例を示す概略断面図である。このパッケージは、絶縁
基板の表面あるいは内部にメタライズ配線層が配設され
た、いわゆる配線基板を基礎的構造とするものであり、
Aは、半導体素子収納用パッケージ、Bは、外部電気回
路基板をそれそれ示す。
【0026】半導体素子収納用パッケージAは、絶縁基
板1と蓋体2とメタライズ配線層3と接続端子4により
構成され、絶縁基板1及び蓋体2は半導体素子5を内部
に気密に収容するためのキャビティ6を形成する。そし
て、キャビティ6内にて半導体素子5は、ガラス、樹脂
等の接着材を介して絶縁基板1に接着固定される。
【0027】また、絶縁基板1の表面および内部には、
メタライズ配線層3が配設されており、半導体素子5と
絶縁基板1の下面に形成された接続端子4と電気的に接
続するように配設されている。図1のパッケージによれ
ば、接続端子4は、接続パッド4aを介して高融点の半
田(錫−鉛合金)から成る球状端子4bがロウ材により
取着されている。
【0028】一方、外部電気回路基板Bは、絶縁体7と
配線導体8により構成されており、絶縁体7は、少なく
とも有機樹脂を含む絶縁材料からなり、具体的には、ガ
ラス−エポキシ系複合材料などのように40〜400℃
の線熱膨張係数が12〜16ppm/℃の特性を有し、
一般にはプリント基板等が用いられる。また、この基板
Bの表面に形成される配線導体8は、絶縁体7との熱膨
張係数の整合性と、良電気伝導性の点で、通常、Cu、
Au、Ag、Al、Ni、Pb−Snなどの金属導体か
らなる。
【0029】半導体素子収納用パッケージAを外部電気
回路基板Bに実装するには、パッケージAの絶縁基板1
下面の球状端子4bを外部電気回路基板Bの配線導体8
上に載置当接させ、しかる後、低融点の半田等のロウ材
により約250〜400℃の温度で半田を溶融させて配
線導体と球状端子4bとの接合することにより、実装さ
れる。この時、配線導体8の表面には球状端子4とのロ
ウ材による接続を容易に行うために予めロウ材が被着形
成されていることが望ましい。
【0030】本発明によれば、このような外部電気回路
基板Bの表面に実装される半導体素子収納用パッケージ
などの配線基板における絶縁基板1として、40〜40
0℃の温度範囲における線熱膨張係数が8〜18ppm
/℃、特に9〜14ppm/℃の焼結体を用いることが
重要である。これは、前述した外部電気回路基板Bとの
熱膨張差により熱応力の発生を緩和し、外部電気回路基
板BとパッケージAとの電気的接続状態を長期にわたり
良好な状態に維持するために重要であり、この線熱膨張
係数が8ppm/℃より小さいか、あるいは18ppm
/℃より大きいと、いずれも熱膨張差に起因する熱応力
が大きくなり、外部電気回路基板BとパッケージAとの
電気的接続状態が悪化することを防止することができな
い。
【0031】本発明によれば、このような高熱膨張係数
を有する絶縁基板を構成する焼結体として、リチウムシ
リケート系結晶相を5〜20重量%、Al、Siおよび
Liを含有する複合酸化物結晶相を5〜15重量%、少
なくともクオーツ結晶を含む40〜400℃における線
熱膨張係数が6ppm/℃以上の酸化物結晶相(ただ
し、リチウムシリケート系結晶を除く)を60〜80重
量%の割合で含有する焼結体により形成する。Al、S
iおよびLiを含有する複合酸化物結晶としては、スポ
ジュメン(Li2 O・Al2 3 ・4SiO2 )やユー
クリプトカイト(Li2 O・Al2 3 ・2Si
2 )、ペタライト(LiAlSi4 10)などが挙げ
られる。
【0032】ここで、各結晶相の存在割合を上記の範囲
に限定したのは、リチウムシリケート量が5重量%より
少ないと、低軟化材料が少なくなるため低温での焼結が
不可能となり、焼結性を考慮すればクオーツの含有量を
低減する必要があり、その結果、9ppm/℃以上の線
熱膨張係数を有する焼結体を得るのが困難となり、20
重量%を越えると焼結体の耐湿性が低下する。また、A
l、SiおよびLiを含有する複合酸化物結晶相が5重
量%よりも少ないと、Liを安定化する作用が十分でな
く、焼結体の耐湿性が劣り、15重量%よりも多いとこ
の結晶が低熱膨張であるため、9ppm/℃以上の線熱
膨張係数を有する焼結体が得られない。
【0033】また、クオーツ等の高熱膨張の酸化物結晶
相が60重量%より少ないと、9ppm/℃以上の線熱
膨張係数を持つ焼結体が得られず、80重量%を越える
場合、焼結に関与するガラス量が少なくなるため低温で
焼結することが難しくなり、銅との同時焼成ができなく
なる。
【0034】また、かかる焼結体中には、クオーツ以外
の40〜400℃における線熱膨張係数が6ppm/℃
以上の酸化物結晶相としては、エンスタタイト(MgO
・SiO2 )、フォルステライト(2MgO・Si
2 )、クリストバライト(SiO2 )、トリジマイト
(SiO2 )、スピネル(MgO・Al2 3 )、ウォ
ラストナイト(CaO・SiO2 )、モンティセラナイ
ト(CaO・MgO・SiO2 )、ネフェリン(Na2
O・Al2 3 ・SiO2 )、リチウムシリケート(L
2 O・SiO2 )、ジオプサイド(CaO・MgO・
2SiO2 )、メルビナイト(3CaO・MgO・2S
iO2 )、アケルマイト(2CaO・MgO・2SiO
2 )、マグネシア(MgO)、アルミナ(Al
2 3 )、カーネギアイト(Na2 O・Al2 3 ・2
SiO2 )、ホウ酸マグネシウム(2MgO・B
2 3 )、セルシアン(BaO・Al2 3 ・2SiO
2 )、B2 3 ・2MgO・2SiO2 、ガーナイト
(ZnO・Al2 3 )、の群から選ばれる少なくとも
1種以上が挙げられる。これらの中でも特に7ppm/
℃以上の結晶相が良く、特に、フォルステライト、エン
スタタイト、クリストバライトから選ばれる少なくとも
1種が、高熱膨張性の焼結体の安定に製造できる点で望
ましい。
【0035】このような絶縁基板を作製するには、ま
ず、リチウムシリケートおよびスポジュメンなどのL
i、Si、Alを含む複合酸化物結晶が析出可能なリチ
ウム珪酸系結晶性ガラスと、少なくともクオーツを含む
40〜400℃における線熱膨張係数が6ppm/℃以
上の酸化物化合物からなるセラミックフィラーとの混合
物を作製する。具体的には、SiO2 60〜80重量
%、Li2 Oを1〜15重量%、CaOを2〜30重量
%、Al2 3 を0.5〜10重量%の割合で含有する
結晶性ガラスを20〜50重量%と、少なくともクオー
ツを含む40〜400℃における線熱膨張係数が6pp
m/℃以上の金属酸化物からなるセラミックフィラーを
50〜80重量%の割合で混合する。
【0036】また、上記結晶性ガラスの40℃〜400
℃における線熱膨張係数が6〜18ppm/℃、特に、
7〜13ppm/℃であることが望ましい。これは、熱
膨張係数が上記範囲を逸脱するとフィラーとの熱膨張差
が生じ、焼結体の強度の低下の原因になる。なお、上記
結晶性ガラス中には、これらの成分以外に、Al
2 3 、MgO、TiO2 、Na2 O、K2 O、Zn
O、P2 5 、Sb2 3 などの酸化物が含まれていて
もよい。
【0037】一方、セラミックフィラーとしては、クオ
ーツ単独でも、前記線熱膨張係数が6ppm/℃以上の
高熱膨張酸化物と併用してもよく、用いるフィラーの線
熱膨張係数が6ppm/℃未満では、焼結体の線熱膨張
係数を9〜18ppm/℃にすることが難しくなる。
【0038】特に、スポジュメンなどのLi、Si、A
lを含む複合酸化物結晶を析出させるためには、全量中
におけるLi2 O:Al2 3 重量比が1:1〜3:1
の割合からなることが望ましい。なお、SiO2 分は、
ガラス中またはクオーツより供給される。前記Al2
3 成分は、前記結晶化ガラス中に配合してもよく、さら
には、セラミックフィラーとして前記結晶化ガラスと混
合してもよい。
【0039】また、セラミックフィラーは、成形体全体
の収縮開始温度を上昇させることができるため、フィラ
ー含有量の調整により用いるメタライズの種類によりメ
タライズ配線層との同時焼成条件のマッチングを図るこ
ともできる。原料コストを下げるためには高価な結晶性
ガラスの含有量を減少させることが好ましい。
【0040】例えば、焼成温度が600〜1000℃の
Cu、Ag、Ni、Pd、Auのうちの1種以上からな
るメタライズ配線層と同時焼成する場合、結晶性ガラス
の屈伏点が400℃〜650℃であり、フィラーの含有
量は50〜80体積%であるのが好ましい。屈伏点が4
00℃より低いと結晶性ガラスが低い温度で焼結が開始
されるために、例えばAg、Cu等の焼結開始温度が6
00〜800℃の金属との同時焼成ができず、また成形
体の緻密化が低温で開始するためにバインダーは分解揮
散できなくなりバインダー成分が残留し特性に影響を及
ぼす結果になるためである。一方、屈伏点が650℃よ
り高いと結晶性ガラス量を多くしないと焼結しにくくな
るため、高価な結晶性ガラスを大量に必要とするために
焼結体がコスト高となる。
【0041】上記の結晶性ガラスとフィラーとの混合物
は、適当な成形の有機樹脂バインダーを添加した後、所
望の成形手段、例えば、ドクターブレード、圧延法、金
型プレス等によりシート状に任意の形状に成形後、焼成
する。
【0042】焼成にあたっては、まず、成形のために配
合したバインダー成分を除去する。
【0043】バインダーの除去は、700℃前後の大気
雰囲気中で行われるが、配線導体としてCuを用いる場
合には、100〜700℃の水蒸気を含有する窒素雰囲
気中で行われる。この時、成形体の収縮開始温度は70
0〜850℃程度であることが望ましく、かかる収縮開
始温度がこれより低いとバインダーの除去が困難となる
ため、成形体中の結晶化ガラスの特性、特に屈伏点を前
述したように制御することが必要となる。
【0044】焼成は、850℃〜1300℃の酸化性雰
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1300℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。但し、配線導体としてCuを用いる場合には、85
0〜1050℃の非酸化性雰囲気中で行われる。
【0045】このようにして作製されたガラスセラミッ
ク焼結体中には、結晶性ガラスから生成した結晶相、結
晶性ガラスとフィラーとの反応により生成した結晶相、
あるいはフィラー成分が分解して生成した結晶相等が存
在し、これらの結晶相の粒界にはガラス相が存在する。
【0046】(配線基板の製造法)また、上記焼結体を
絶縁基板として、Cu、Ag、Ni、Pd、Auのうち
の1種以上からなるメタライズ配線層を配設した配線基
板やパッケージを製造するには、絶縁基板を構成するた
めの前述したような結晶化ガラスとフィラーからなる原
料粉末に適当な有機バインダー、可塑剤、溶剤を添加混
合して泥漿物を作るとともに該泥漿物をドクターブレー
ド法やカレンダーロール法を採用することによってグリ
ーンシート(生シート)と作製する。そして、メタライ
ズ配線層3及び接続パッドとして、適当な金属粉末に有
機バインダー、可塑剤、溶剤を添加混合して得た金属ペ
ーストを前記グリーンシートに周知のスクリーン印刷法
により所定パターンに印刷塗布する。また、場合によっ
ては、前記グリーンシートに適当な打ち抜き加工してス
ルーホールを形成し、このホール内にもメタライズペー
ストを充填する。そしてこれらのグリーンシートを複数
枚積層し、グリーンシートとメタライズとを同時焼成す
ることにより多層構造のパッケージを得ることができ
る。
【0047】
【実施例】結晶性ガラスとして、重量比率で (A)78.5%SiO2 −14.5重量%Li2 O−2.0%Al2 3 2.5%K2 O−2.5%P2 5 (屈伏点480℃) (B)76.7%SiO2 −14.6重量%Li2 O−3.8%Al2 3 2.3%K2 O−2.6%P2 5 −0.6%Sb2 5 (屈伏点497℃) (C)73.5%SiO2 −7.7重量%Li2 O−3.6%Al2 3 2.2%K2 O−13.0%CaO(屈伏点542℃) (D)65.7%SiO2 −7.6重量%Li2 O−10.8%Al2 3 2.4%K2 O−13.5%CaO(屈伏点600℃) の4種のガラスを準備し、このガラスに対して表1に示
すようにフィラー成分として、フォルステライト(2M
gO・SiO2 、線熱膨張係数10ppm/℃)、クォ
ーツ(SiO2 、線熱膨張係数15ppm/℃)、アル
ミナ(Al2 3、線熱膨張係数7ppm/℃)を用い
て表1に示す調合組成になるように秤量混合した。
【0048】
【表1】
【0049】この混合組成物を用いて、溶媒としてトル
エンとイソプロピルアルコール、バインダーとしてアク
リル樹脂、可塑剤としてDBP(ジブチルフタレート)
を用いてドクターブレード法により厚み500μmのグ
リーンシートを作製した。
【0050】このグリーンシートの表面にCuメタライ
ズペーストをスクリーン印刷法に基づきメタライズ配線
層を塗布した。また、グリーンシートの所定箇所にスル
ーホールを形成しそのスルーホール内にもCuメタライ
ズペーストを充填した。そして、メタライズペーストが
塗布されたグリーンシートをスルーホールの位置合わせ
を行いながら6枚積層し圧着した。この積層体を200
〜850℃でN2 +H2 O中で脱バインダー後、表1,
2の焼成温度で1時間窒素雰囲気中でメタライズ配線層
と絶縁基板とを同時に焼成しパッケージ用の配線基板を
作製した。
【0051】得られた配線基板に対して、同時焼成によ
るCuメタライズ層の密着性について評価し、接着強度
が2kg/2mm角以上を○、2kg/2mm角未満を
△として表記した。
【0052】得られた5×4×40mmの基板をX線回
折測定して生成した結晶相の比率をリートベルト法によ
って定量分析した。また、3×3×15mmの角棒を用
いて40〜400℃の線熱膨張係数を求めた。
【0053】次に、配線基板の下面にスルーホールに接
続する箇所に凹部を形成しCuメタライズからなる接続
パッドを作製した。そして、その接続パッドに図1に示
すように半田(錫60〜10%−鉛40〜90%)から
なる接続端子を取着した。なお、接続端子は、1cm2
当たり30端子の密度で配線基板の下面全体に形成し
た。一方、ガラス−エポキシ基板からなる40〜200
℃における線熱膨張係数が15ppm/℃の絶縁体の表
面に銅箔からなる配線導体が形成されたプリント基板を
準備し、上記のパッケージ用配線基板をプリント基板の
上の配線導体とパッケージ用絶縁基板の接続端子が接続
されるように位置合わせし、これをN2 の雰囲気中で2
60℃で3分間熱処理しパッケージ用配線基板をプリン
ト基板表面に実装した。この熱処理によりパッケージ用
配線基板の半田からなる接続端子が溶けてプリント基板
の配線導体と電気的に接続されたことを確認した。
【0054】(高温高湿バイアス試験)焼結体の表面に
0.1mmピッチの櫛型電極を具備した試料を作製し、
この試料を85℃、湿度85%の雰囲気中で、櫛型電極
間に5.5ボルトの電圧を印加した状態で負電極側を4
0倍の顕微鏡で観察しながら、負電極側にLi析出物が
観察されるまでの所要時間を測定した。
【0055】(実装時の熱サイクル試験)上記のように
してパッケージ用配線基板をプリント基板表面に実装し
たものを大気の雰囲気にて−40℃と125℃の各温度
に制御した恒温槽に試験サンプルを15分/15分の保
持を1サイクルとして最高1000サイクル繰り返し
た。
【0056】そして、各サイクル毎にプリント基板の配
線導体とパッケージ用配線基板との電気抵抗を測定し電
気抵抗に変化が現れるまでのサイクル数を表2に示し
た。
【0057】
【表2】
【0058】表2より明らかなように、スポジュメンの
析出量が15重量%を越える試料No.8、9では、線熱
膨張係数が8ppm/℃より低く本発明の目的に合わな
いものであった。また、リチウムジシリケート20重量
%を越える試料No.1、2では、スポジュメンの析出量
も5重量%より少なく、その結果、Liの析出物の発生
が顕著であり、耐湿性に劣ることがわかった。また、ク
オーツを含む線熱膨張係数が6ppm/℃以上の酸化物
結晶の合計析出量が60重量%よりも少ない試料No.1
0では、耐湿性が劣化し、80重量%を越える試料No.
13では低温での焼結ができず、銅との同時焼成ができ
なかった。
【0059】なお、線熱膨張係数が9〜18ppm/℃
のガラスセラミックを絶縁基板として作製したパッケー
ジ用配線基板では昇降温1000サイクル後もプリント
基板の配線導体とパッケージ用配線基板との間に電気抵
抗変化は全く見られず、極めて安定で良好な電気的接続
状態を維持できた。
【0060】
【発明の効果】以上詳述したように、本発明の配線基板
によれば、熱膨張係数が大きいプリント基板などの外部
電気回路基板に実装した場合に、両者の熱膨張係数の差
に起因する応力発生を抑制し、パッケージと外部電気回
路とを長期間にわたり正確、かつ強固に電気的接続させ
ることが可能となる。しかも、絶縁基板としてリチウム
珪酸系ガラスを用いた系において、Al、SiおよびL
iを含有する複合酸化物結晶相を析出させることによ
り、Liを安定化することができる結果、耐湿性を高め
ることができ、長期安定性が達成できる。
【図面の簡単な説明】
【図1】本発明の配線基板の一例であるBGA型の半導
体素子収納用パッケージの実装構造を説明するための断
面図である。
【符号の説明】
A 半導体素子収納用パッケージ B 外部電気回路基板 1 絶縁基板 2 蓋体 3 メタライズ配線層 4 接続端子 4a接続パッド 4b球状端子 5 半導体素子 6 キャビティ 7 絶縁体 8 配線導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古久保 洋二 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 安川 勝正 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板と、メタライズ配線層とを具備す
    る配線基板であって、前記絶縁基板を、リチウムシリケ
    ート結晶相を5〜20重量%、Al、SiおよびLiを
    含有する複合酸化物結晶相を5〜15重量%、少なくと
    もクオーツ結晶を含む40〜400℃における線熱膨張
    係数が6ppm/℃以上の酸化物結晶相(但し、リチウ
    ムシリケートを除く)を合計で60〜80重量%の割合
    で含有し、40℃〜400℃における線熱膨張係数が8
    〜18ppm/℃の焼結体からなることを特徴とする配
    線基板。
  2. 【請求項2】少なくとも有機樹脂を含む絶縁体の表面に
    配線導体が被着形成された外部電気回路基板上に、請求
    項1記載の配線基板を前記配線導体にロウ付けにより実
    装してなることを特徴とする配線基板の実装構造。
JP23463397A 1997-08-29 1997-08-29 配線基板およびその実装構造 Expired - Fee Related JP3699571B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23463397A JP3699571B2 (ja) 1997-08-29 1997-08-29 配線基板およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23463397A JP3699571B2 (ja) 1997-08-29 1997-08-29 配線基板およびその実装構造

Publications (2)

Publication Number Publication Date
JPH1174627A true JPH1174627A (ja) 1999-03-16
JP3699571B2 JP3699571B2 (ja) 2005-09-28

Family

ID=16974102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23463397A Expired - Fee Related JP3699571B2 (ja) 1997-08-29 1997-08-29 配線基板およびその実装構造

Country Status (1)

Country Link
JP (1) JP3699571B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001233665A (ja) * 2000-02-24 2001-08-28 Kyocera Corp ガラスセラミック焼結体およびそれを用いた配線基板
JP2009263189A (ja) * 2008-04-28 2009-11-12 Nikko Co 低温焼成高強度低熱膨張性磁器及びその製造方法
CN115028397A (zh) * 2022-06-20 2022-09-09 中建八局第三建设有限公司 一种锂渣偏高岭土复合调湿材料及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05246728A (ja) * 1992-03-03 1993-09-24 Sankyo Seiki Mfg Co Ltd 感光性ガラス基板の安定化方法
JPH0935234A (ja) * 1995-07-11 1997-02-07 Ngk Insulators Ltd 磁気ディスク用基板およびその製造方法
JPH0986960A (ja) * 1995-09-29 1997-03-31 Kyocera Corp 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JPH09208299A (ja) * 1996-01-30 1997-08-12 Kyocera Corp 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05246728A (ja) * 1992-03-03 1993-09-24 Sankyo Seiki Mfg Co Ltd 感光性ガラス基板の安定化方法
JPH0935234A (ja) * 1995-07-11 1997-02-07 Ngk Insulators Ltd 磁気ディスク用基板およびその製造方法
JPH0986960A (ja) * 1995-09-29 1997-03-31 Kyocera Corp 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JPH09208299A (ja) * 1996-01-30 1997-08-12 Kyocera Corp 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001233665A (ja) * 2000-02-24 2001-08-28 Kyocera Corp ガラスセラミック焼結体およびそれを用いた配線基板
JP2009263189A (ja) * 2008-04-28 2009-11-12 Nikko Co 低温焼成高強度低熱膨張性磁器及びその製造方法
CN115028397A (zh) * 2022-06-20 2022-09-09 中建八局第三建设有限公司 一种锂渣偏高岭土复合调湿材料及其制备方法

Also Published As

Publication number Publication date
JP3699571B2 (ja) 2005-09-28

Similar Documents

Publication Publication Date Title
JP3426926B2 (ja) 配線基板およびその実装構造
JP3346693B2 (ja) ガラス−セラミック焼結体およびそれを用いた配線基板
JP4671836B2 (ja) ガラスセラミック焼結体の製造方法
JP3699571B2 (ja) 配線基板およびその実装構造
JP3297567B2 (ja) 半導体素子収納用パッケージおよびその実装構造
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP3719834B2 (ja) 低温焼成セラミックス
JP3323043B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3339999B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3193275B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3347583B2 (ja) 配線基板の実装構造
JP3314131B2 (ja) 配線基板
JP3305579B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3450998B2 (ja) 配線基板およびその実装構造
JP3748315B2 (ja) 配線基板、半導体素子収納用パッケージおよび実装構造
JP3210837B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP3210844B2 (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JPH1117065A (ja) 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造
JP2002324876A (ja) 配線基板およびその実装構造
JP3677468B2 (ja) パッケージおよびその実装構造
JPH10135370A (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JPH11335156A (ja) 低温焼成磁器組成物および磁器の製造方法
JPH10242604A (ja) 配線基板およびその実装構造
JP3441351B2 (ja) セラミック配線基板およびその製造方法
JPH10107398A (ja) 配線基板の実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090715

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100715

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110715

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120715

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130715

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees