JPH1169837A - 電源装置 - Google Patents

電源装置

Info

Publication number
JPH1169837A
JPH1169837A JP9220544A JP22054497A JPH1169837A JP H1169837 A JPH1169837 A JP H1169837A JP 9220544 A JP9220544 A JP 9220544A JP 22054497 A JP22054497 A JP 22054497A JP H1169837 A JPH1169837 A JP H1169837A
Authority
JP
Japan
Prior art keywords
inductor
capacitor
switching element
circuit
full
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9220544A
Other languages
English (en)
Other versions
JP3562251B2 (ja
Inventor
Kazufumi Nagasoe
和史 長添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP22054497A priority Critical patent/JP3562251B2/ja
Publication of JPH1169837A publication Critical patent/JPH1169837A/ja
Application granted granted Critical
Publication of JP3562251B2 publication Critical patent/JP3562251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】平滑コンデンサに印加される電圧を低減し、装
置としての信頼性を向上させ、小型化・コストダウンを
実現する。また、低ノイズで電源投入時の突入電流を抑
制して部品の信頼性を向上させる。 【解決手段】全波整流器DBの一方の直流出力に一端を
接続されたインダクタL1と、インダクタL1の他端と
全波整流器DBの他方の直流出力の間に接続されたスイ
ッチング素子Q1と、整流器D7を介してインダクタL
1と並列に接続されたインダクタL2及びコンデンサC
1の直列回路と、インダクタL2及びコンデンサC1の
直列回路をスイッチング素子Q1に接続して閉回路を形
成する整流器D8と、スイッチング素子Q1と並列に接
続されたインダクタL3と負荷回路とコンデンサC4の
直列回路とを備える電源装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、商用電源等の交流
電源を入力として負荷回路に高周波電力を供給する電源
装置に関するものである。
【0002】
【従来の技術】従来、蛍光灯のような放電灯負荷を高周
波で点灯させる装置としては、インバータ点灯装置があ
るが、このインバータ点灯装置は、コンデンサを備えた
整流平滑回路にて交流電源電圧を直流電圧に一旦変換し
て、その直流電圧を電源としてスイッチ手段のオン、オ
フにより高周波電圧を発生せしめて放電灯負荷に供給す
るものである。このインバータ点灯装置では、交流電源
を整流して得た脈流電圧をコンデンサにて平滑している
ために、入力電流に高調波成分を含んだ歪みのある波形
成分が含まれている。そこで、その高調波成分を取り除
くために、チョッパ用チョークコイルとダイオードとス
イッチ手段とによって構成されたチョッパ回路を電源入
力部に付加したインバータ点灯装置が良く知られてい
る。しかし、このインバータ点灯装置はチョッパ回路と
インバータ回路とを組み合わせたものとなり、従って装
置が大型化し、またコスト的にも割高になるという欠点
があった。
【0003】例えば、電圧共振型一石式インバータ回路
と呼ばれるインバータ点灯装置の代表的な回路方式(特
開平3−74091号)では、ゼロボルトスイッチング
による低ノイズ化が容易に実現できるといった長所があ
るが、特に昇圧型のチョッパ回路と組み合わせると、ス
イッチ手段の耐圧が非常に高くなり、大きなコストアッ
プとなる。
【0004】ところで、装置の小型化、コストダウンを
図るために、チョッパ回路のスイッチ手段と、インバー
タ回路のスイッチ手段とを共用し、1つのスイッチ手段
で両回路の動作を行わせるものとしては、特願平2−9
8744号がある。この電源装置は、入力電源にチョッ
パ用チョークを介して、負荷と平滑用のコンデンサとの
直列回路に接続するとともに、上記負荷と平滑用のコン
デンサとの直列回路にスイッチ手段を接続し、スイッチ
手段をオン、オフ駆動するものであるから、スイッチ手
段がオンした時には入力電源からチョッパ用チョーク、
スイッチ手段、入力電源の閉回路に電流が流れ、同時に
コンデンサの充電電荷がコンデンサ、負荷、スイッチ手
段、コンデンサの閉回路で放電され、スイッチ手段がオ
フしたときには、入力電源からチョーク、負荷、コンデ
ンサ、入力電源、チョークの閉回路で電流が流れ、負荷
を通じてコンデンサを充電する。このようにしてコンデ
ンサには負荷を通じて充電電流、放電電流が流れ、コン
デンサの両端電圧は入力電源電圧とほぼ等しい値とな
る。さらに、この特願平2−98744号を改良して負
荷変動に対する制御性を良くした電源装置が幾つか提案
されている。
【0005】一方、インバータ点灯装置として電圧共振
型一石式インバータ回路とともによく用いられる回路方
式として、ハーフブリッジ式のインバータ回路がある。
この回路方式においても、チョッパ回路の部品をインバ
ータ回路と兼用した回路方式として特開昭61−461
81号がある。
【0006】
【発明が解決しようとする課題】昇圧チョッパ回路とイ
ンバータ回路とを組み合わせた構成のインバータ点灯装
置において、チョッパ回路の昇圧率を1に近付ける場
合、平滑コンデンサの電圧は全波整流器出力電圧のピー
ク値より少なくとも高く設計する(昇圧率を1以上とす
る)必要がある。もし、平滑コンデンサの電圧が全波整
流器出力電圧のピーク値より低くなれば、全波整流器出
力と平滑コンデンサの間には、チョッパ用チョークとイ
ンバータ発振用チョークの直流抵抗により限流される
が、基本的にチョッパ回路の無い構成と同様に、平滑コ
ンデンサにラッシュ電流が流れ、入力電流に高調波成分
を含んだ歪みのある波形成分が含まれる。従って、回路
を構成する部品のばらつきや負荷で消費する電流のばら
つき、周囲温度等も含めて昇圧率を1以上にするために
は、マージンを含めて中央値を大きく設定する必要があ
る。しかし、昇圧率を1よりも大きくすると平滑コンデ
ンサ(一般的に電解コンデンサを用いる)やスイッチン
グ素子(MOS−FETやバイポーラトランジスタとダ
イオードの並列回路を用いる)に印加される電圧が高く
なり、部品の信頼性に問題がある。また、耐圧の高い部
品を採用すると、コスト面とサイズ面で不利となる。
【0007】また、従来の回路構成では、いずれも電源
をオンした瞬間に点灯装置に突入電流(平滑コンデンサ
の充電電流)が流れる。この電流は通常動作時の数十倍
の電流が流れ、装置内だけでなくブレーカーや壁スイッ
チ等を構成する部品にもストレスを与える。なお、従来
技術の中では特開昭61−46181号だけは電源投入
時の突入電流が無く(定常動作時と同程度の電流値に抑
制され)優れているが、インバータ回路方式としてはハ
ーフブリッジ方式であるため、輻射ノイズが比較的大き
く、また2個のスイッチング素子を交互にオン・オフ制
御するための制御・駆動回路が必要である等の課題があ
る。
【0008】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、平滑コンデンサに
印加される電圧を低減し、装置としての信頼性を向上さ
せ、小型化・コストダウンを実現すること、低ノイズで
電源投入時の突入電流を抑制して部品の信頼性を向上さ
せることにある。
【0009】
【課題を解決するための手段】本発明の電源装置にあっ
ては、上記の課題を解決するために、図1に示すよう
に、交流入力端子に交流電源ACを接続された全波整流
器DBと、全波整流器DBの一方の直流出力端子に一端
を接続されたチョッパ用の第1のインダクタL1と、第
1のインダクタL1の他端と全波整流器DBの他方の直
流出力端子の間に接続されたスイッチング素子Q1と、
第1の整流器D7を介して第1のインダクタL1と並列
に接続された発振用の第2のインダクタL2及び平滑用
の第1のコンデンサC1の直列回路と、第2のインダク
タL2及び第1のコンデンサC1の直列回路を前記スイ
ッチング素子Q1に接続して閉回路を形成する第2の整
流器D8と、前記スイッチング素子Q1と並列に接続さ
れた共振用の第3のインダクタL3と負荷回路と第2の
コンデンサC4の直列回路と、前記スイッチング素子Q
1をオン・オフ制御する制御部とを備え、第1の整流器
D7は前記スイッチング素子Q1のオン時に蓄積された
第1のインダクタL1の電磁エネルギーをスイッチング
素子Q1のオフ時に第1のコンデンサC1に充電する方
向に配置されており、第2の整流器D8は前記スイッチ
ング素子Q1のオン時に第1のコンデンサC1の放電電
流が流れる方向に配置されており、第1及び第2の整流
器D7,D8は前記全波整流器DBから第1のコンデン
サC1に流れ込む充電電流を阻止する方向に配置されて
いることを特徴とするものである。
【0010】この電源装置では、インダクタL1とスイ
ッチング素子Q1、整流器D7,D8、コンデンサC1
が昇降圧チョッパ回路を構成しており、スイッチング素
子Q1とインダクタL2、L3、コンデンサC4、負荷
回路、コンデンサC1がインバータ回路を構成してい
る。スイッチング素子Q1がオンすると、全波整流器D
Bの出力より電源電圧(通常は商用電源)の絶対値に比
例した電流がインダクタL1に流れ、電磁エネルギーが
インダクタL1に蓄積される。同時にインダクタL2と
インダクタL3にも電流が流れ、電磁エネルギーが蓄積
される。次にスイッチング素子Q1がオフすると、イン
ダクタL1に蓄積した電磁エネルギーを電源として、イ
ンダクタL1、L2、コンデンサC1、整流器D7の閉
回路に電流が流れ、コンデンサC1が充電される。この
時の電流は電源電圧の絶対値に比例している。従って、
電源ACと全波整流器DBの間に適切なローパスフィル
ターを付加すれば、点灯装置の入力電流が入力電圧と略
相似の波形となり、高調波歪みを抑制できる。
【0011】また、インバータ回路については、スイッ
チング素子Q1のオン時にはインダクタL2とL3に電
磁エネルギーが蓄積され、スイッチング素子Q1のオフ
時に、電磁エネルギーが放出されてコンデンサC4と負
荷回路に電流が流れる。インダクタL3の電磁エネルギ
ーが無くなると、コンデンサC4に蓄積された電荷によ
って逆方向の電流が負荷回路に流れる。なお、インダク
タL2には、インダクタL1を電源とする電流とコンデ
ンサC1を電源とする相対する電流が流れる。従って、
インダクタL2に流れる電流の向きはインダクタL1に
蓄積された電磁エネルギーの大きさにより変化し、全波
整流器DBの出力電圧波形が山部の期間では、インダク
タL1→インダクタL2→コンデンサC1の順に流れ、
全波整流器DBの出力電圧波形が谷部の期間では、イン
ダクタL3→インダクタL2→コンデンサC1の方向に
電流が流れる。
【0012】
【発明の実施の形態】
(実施例1)本発明の電源装置を放電灯点灯装置に応用
した実施例を図2に示す。ACは交流電源であり、イン
ダクタL0とコンデンサC0はローパスフィルタ回路を
構成しており、整流器D1〜D4は全波整流器DBを構
成している。インダクタL1はチョッパ動作用のチョー
ク、インダクタL2は限流用チョーク、C1は平滑用コ
ンデンサ、Laは放電灯、C3は予熱用コンデンサ、C
2は共振用コンデンサ、インダクタL3は共振用チョー
ク、Q1はMOS−FETよりなるスイッチング素子、
IC1〜IC3は入力信号の負論理を出力する反転回
路、IC4は一般的なタイマー用IC555(例えばN
EC(株)のμPC1555)であり、ここでは単安定
発振動作を行う。これらのIC1〜IC4と、抵抗R1
〜R7、コンデンサC5〜C9、整流器D5、D6は制
御回路を構成する。
【0013】以下、制御回路の動作について説明する。
この制御回路は、スイッチング素子Q1の電圧が略零ボ
ルトであることを検出して、一定期間スイッチング素子
Q1のオン駆動信号を出力する零ボルトスイッチング動
作を実現している。図3に制御回路の各部の電圧波形を
示す。図中のa〜lは図2の回路中に記した点a〜lの
電圧波形を示している。電源を投入すると、反転回路I
C3の入力kはLow論理であるから、反転回路IC3
の出力lはHigh論理であり、整流器D6と抵抗R3
を介してスイッチング素子Q1をオンする(図3−i、
j,k,l)。制御電源Vccから抵抗R6を介してコ
ンデンサC9が充電されるから、一定時間後、反転回路
IC3の入力kが所定の電圧になり、反転回路IC3の
出力lがHighからLowに反転し、スイッチング素
子Q1がオフする。上記の起動信号によりインバータ回
路(主回路)が動き出して、インダクタL1、L2とコ
ンデンサC2とスイッチング素子Q1が電圧共振スイッ
チを構成しているから、スイッチング素子Q1のドレイ
ン電圧(a点の電圧)が上昇する(図3−a)。
【0014】LC共振動作によりa点の電圧が略0Vに
戻ると、抵抗R1とR2による分圧(b点の電圧)も0
Vに戻る(図3−b)。ここで、コンデンサC5は誤動
作防止のための遅延用コンデンサである。反転回路IC
1の入力bがLow論理になると、反転回路IC1の出
力cはHigh論理になる(図3−c)。c論理が反転
すると、コンデンサC6を介したd点の電圧もHigh
論理となるが、すぐに抵抗R7を介して放電する(図3
−d)。d点の電圧がHigh論理に変化すると、反転
回路IC2の出力信号eが立ち下がる(図3−e)。こ
の信号eはタイマー回路IC4のトリガー端子(2番ピ
ン)に入力されており、信号eが立ち下がると抵抗R4
とコンデンサC8で構成する積分回路により、コンデン
サC8の電圧gは上昇する(図3−g)。コンデンサC
8の電圧gがタイマー回路IC4の電源電圧Vccの2
/3まで上昇すると、タイマー回路IC4の放電端子
(7番ピン)によりコンデンサC8が放電して急激に立
ち下がる。コンデンサC8の充電中、タイマー回路IC
4の出力hはHigh論理であり(図3−h)、整流器
D5、抵抗R3を介してスイッチング素子Q1をオンす
る。
【0015】なお、反転回路IC3とタイマー回路IC
4がスイッチング素子Q1を駆動するために必要な電流
を供給できない場合には駆動回路が必要であるが、図2
では省略している。また、タイマー回路IC4のコント
ロール端子fはタイマー回路IC4の内部抵抗とコンデ
ンサC7の積分回路により所定の時定数でLowからH
ighに論理が反転するが、Lowの期間タイマー回路
IC4の出力はLowに固定される(図3−f)。従っ
て、スイッチング素子Q1のオン時間は抵抗R4とコン
デンサC8によって設定できるが、スイッチング素子Q
1のオフ時間はa点の電圧が0Vに戻るまでの時間で決
まる。すなわち主回路の状態によって変化する。
【0016】次に、主回路(図2)の動作を図4〜図1
1によって説明する。主回路の動作はスイッチング素子
Q1とコンデンサC2の状態により大きく4つのモード
に分かれる。さらに、全波整流器DBの出力電圧(AC
電圧の絶対値)により電流の方向が異なる。ここでは、
全波整流器DBの出力電圧の0V近傍(以後「谷部」と
表記)の動作モードa〜dを図4〜図7に示し、全波整
流器DB出力電圧の最大値近傍(以後「山部」と表記)
の動作モードe〜hを図8〜図11に示す。
【0017】(a)図4は全波整流器DBの出力電圧が
谷部で、スイッチング素子Q1がオンである場合の動作
を示している。スイッチング素子Q1がオンすることに
より、コンデンサC1の放電電流がインダクタL2、ス
イッチング素子Q1、整流器D8を介して流れ、また、
全波整流器DBの出力電流(装置の入力電流)がインダ
クタL1、スイッチング素子Q1に流れる。負荷側で
は、コンデンサC4から放電灯La(及びコンデンサC
3)とインダクタL3の直列回路に電流が流れ、インダ
クタL2、L1とL3に電磁エネルギーが蓄積される。
このとき、全波整流器DBの出力電圧は交流電源電圧の
絶対値に等しいから、全波整流器DBからインダクタL
1に流れる電流も交流電源電圧の絶対値に比例した値に
なる。
【0018】(b)図5は全波整流器DBの出力電圧が
谷部で、スイッチング素子Q1がオフ、コンデンサC2
が充電モードである場合の動作を示している。スイッチ
ング素子Q1がオフすると、インダクタL2、L1とL
3に蓄積された電磁エネルギーにより動作モードaと同
じ方向に電流が流れ続け、コンデンサC2が充電され
る。その結果としてコンデンサC2の両端電圧(スイッ
チング素子Q1のドレイン−ソース間電圧)が上昇す
る。また、全波整流器DBからインダクタL1の電磁エ
ネルギーにより動作モードaと同じ方向に流れる入力電
流の大きさは、インダクタL1の電磁エネルギー、すな
わち交流電源電圧の絶対値に比例する。
【0019】(c)図6は全波整流器DBの出力電圧が
谷部で、スイッチング素子Q1がオフ、コンデンサC2
が放電モードである場合の動作を示している。インダク
タL3の電磁エネルギーが無くなると、コンデンサC2
が放電を開始する。その放電電流はインダクタL3と放
電灯La(及びコンデンサC3)の直列回路を介してコ
ンデンサC4を充電する。また、インダクタL1、L2
の電磁エネルギーにより、インダクタL1、L2を流れ
る電流も同じ経路でコンデンサC4を充電する。
【0020】(d)図7は全波整流器DBの出力電圧が
谷部で、スイッチング素子Q1の内蔵ダイオードがオン
である場合の動作を示している。コンデンサC2の放電
が終了すると、インダクタL3の電磁エネルギーによっ
てスイッチング素子Q1のドレイン−ソース電圧が0V
より低くなり、スイッチング素子Q1の内蔵ダイオード
がオンする。その結果、動作モードcと同じ方向に電流
が流れる。また、動作モードcと同様に、インダクタL
1、L2の電流がコンデンサC4に充電される。但し、
インダクタL1、L2の値により入力電流波形に休止区
間が発生することもある。
【0021】(e)図8は全波整流器DBの出力電圧が
山部で、スイッチング素子Q1がオンである場合の動作
を示している。スイッチング素子Q1がオンすることに
より、コンデンサC4から放電灯La(及びコンデンサ
C3)とインダクタL3の直列回路に電流が流れ、イン
ダクタL3に電磁エネルギーが蓄積される。また、イン
ダクタL1に全波整流器DBの出力電圧が印加されて、
インダクタL1にも電磁エネルギーが蓄積される。この
とき、全波整流器DBの出力電圧は交流電源電圧の絶対
値に等しいから、インダクタL1に流れる電流も交流電
源電圧の絶対値に比例した値になる。インダクタL2を
流れる電流はインダクタL2の値により異なる。
【0022】(f)図9は全波整流器DBの出力電圧が
山部で、スイッチング素子Q1がオフ、コンデンサC2
が充電モードである場合の動作を示している。スイッチ
ング素子Q1がオフすると、インダクタL3の蓄積され
た電磁エネルギーにより動作モードaと同じ方向に電流
が流れ続け、コンデンサC2が充電される。その結果と
して、コンデンサC2の両端電圧(スイッチング素子Q
1のドレイン−ソース電圧)が上昇する。スイッチング
素子Q1がオフ状態であるから、インダクタL1の電磁
エネルギーにより整流器D7→インダクタL1→インダ
クタL2→コンデンサC1のループに電流が流れる。そ
の大きさはインダクタL1の電磁エネルギー、すなわち
交流電源電圧の絶対値に比例する。
【0023】(g)図10は全波整流器DBの出力電圧
が山部で、スイッチング素子Q1がオフ、コンデンサC
2が放電モードである場合の動作を示している。インダ
クタL3の電磁エネルギーが無くなると、コンデンサC
2が放電を開始して、インダクタL3と放電灯La(及
びコンデンサC3)の直列回路を介してコンデンサC4
に充電する。また、動作モードfと同様に、インダクタ
L1の電磁エネルギーを電源として、整流器D7→イン
ダクタL1→インダクタL2→コンデンサC1のループ
に電流が流れて、コンデンサC1が充電される。
【0024】(h)図11は全波整流器DBの出力電圧
が山部で、スイッチング素子Q1の内蔵ダイオードがオ
ンである場合の動作を示している。コンデンサC2の放
電が終了すると、インダクタL1とL3の電磁エネルギ
ーによって、スイッチング素子Q1のドレイン−ソース
電圧が0Vより低くなり、スイッチング素子Q1の内蔵
ダイオードがオンする。その結果、動作モードgと同じ
方向に電流が流れ、コンデンサC4が充電される。
【0025】図12に全波整流器DBの出力電圧が谷部
であるときのスイッチング素子Q1の両端電圧Vds
(図12−A)、スイッチング素子Q1の電流Id(図
12−B)、ランプ電流Ila(C)、インダクタL2
の電流IL2(図12−D)、インダクタL1の電流IL1
(図12−E)を示す。また、図13に全波整流器DB
の出力電圧が山部であるときのスイッチング素子Q1の
電流Id(図13−F)、インダクタL2の電流I
L2(図13−G)、インダクタL1の電流IL1(図13
−H)、全波整流器DBの入力電流IDB(図13−I)
の各波形を示す。図中のa〜hは、上述の各動作モード
a〜hに対応している。
【0026】また、全波整流器DBの出力電圧VDBと
全波整流器DBの出力電流IDBを図14に示す。ただ
し、図13−Iは図14−bを時間軸方向に拡大したも
のである。全波整流器DBの出力電圧VDBは交流入力電
圧を全波整流したものであり、全波整流器DBの出力電
流IDBのピーク電流が全波整流器DBの出力電圧VDB
比例していることから、インダクタL0とコンデンサC
0を最適に選べば、入力電流の高周波成分をカットして
入力電流は全期間で入力電圧波形に比例した波形にな
る。従って、装置の力率を向上し、入力電流高調波歪み
を低減することができる。
【0027】ところで、この回路はチョッパ回路の方式
として昇降圧チョッパ回路方式に分類される。すなわ
ち、整流器D8が存在することによって全波整流器DB
の出力電流を直接コンデンサC1に充電することができ
ないため、コンデンサC1の両端電圧(昇圧率)に関ら
ずラッシュ電流が流れることはなく、入力電流の高調波
歪みを抑制することができる。従来は、回路を構成する
部品のばらつきや負荷で消費する電流のばらつき、周囲
温度等も含めて昇圧率を1に近づけるために細心の注意
を払ってインダクタL1の値や動作周波数等の設計を行
わなければならなかったが、本発明では昇圧率を1以下
に設計しても高調波歪みを大きく悪化させることはな
い。また、昇圧率を1以下に設計することによって、コ
ンデンサC1やスイッチング素子Q1に印加される電圧
を抑えることができ、部品の信頼性を向上させ、耐圧レ
ベルの低い部品を選定してコストダウンや小型化を実現
できる。
【0028】さらに、全波整流器DBの出力電流は整流
器D8によって直接コンデンサC1に充電することがで
きない構成であるから、コンデンサC2やC3、C4の
充電電流は流れても、コンデンサC1に比べれば小さい
容量のコンデンサであるから、実質的に電源投入時の突
入電流がなく、定常動作時と同程度の電流値に抑制され
るものであり、部品の信頼性を向上させることができ
る。
【0029】(実施例2)本発明の第2の実施例を図1
5に示す。この実施例は図1の回路(基本構成)のイン
ダクタL1を全波整流器DBの低圧側に接続している。
それに伴って、コンデンサC1とインダクタL2、整流
器D7、D8の配置も異なるが、それぞれの部品の役割
は基本構成と同じである。この構成では平滑コンデンサ
C1とスイッチング素子Q1、制御回路の基準となる端
子(グランド端子)が共通であるから、各種の検出信号
の基準電位も共通で制御回路の安定性が向上し、回路構
成が複雑にならない、という長所がある。
【0030】(実施例3)本発明の第3の実施例を図1
6に示す。この実施例では、図2の回路のコンデンサC
2をインダクタL2に並列接続している。インダクタL
2とコンデンサC2とスイッチング素子Q1が電圧共振
スイッチを構成している点は図2の回路と同様であるか
ら、回路動作は図2の回路とほぼ同じである。
【0031】(実施例4)本発明の第4の実施例を図1
7に示す。この実施例は、図2(第1の実施例)の回路
において、負荷回路とインダクタL3とコンデンサC4
の直列回路をインダクタL2に並列的に接続し、コンデ
ンサC10と整流器D9、D10を追加した構成であ
る。負荷回路を介してコンデンサC1に電流が流れるた
め、図2の回路よりコンデンサC1のリップル電流は増
加するが、コンデンサC4を削除可能になるという利点
がある。また、コンデンサC10と整流器D9、D10
を追加することによって、インダクタL1が蓄積した電
磁エネルギーを放出した直後に逆向きの電流を全波整流
器DBの方向に流し、全波整流器DBに過電圧が印加さ
れることを防ぐ効果が期待できる(インダクタL1の逆
向きの電流がインダクタL1、整流器D9、D10で構
成する閉回路を流れるため、全波整流器DBにストレス
を与えない)。それ以外の回路動作は図2とほぼ同じで
ある。
【0032】なお、上記実施例はいずれも負荷を放電灯
として説明したが、高周波電流を通電する負荷であれば
何でも良く、整流平滑回路を備え、交流を直流に変換す
る電源装置でも適用できる。また、負荷は複数でも良
く、負荷を並列あるいは直列に接続した構成でも良い。
さらに、ローパスフィルタのみあるいは全波整流器DB
とローパスフィルタ以外を個別に構成してもよい。
【0033】
【発明の効果】本発明の構成によれば、平滑用のコンデ
ンサの両端電圧に関らず交流電源からのラッシュ電流が
流れることはなく、入力電流の高調波歪みを抑制するこ
とができ、設計の自由度が高い。したがって、昇圧率を
1以下に設計することによって、平滑用のコンデンサや
スイッチング素子に印加する電圧を抑えることができ、
部品の信頼性の向上や、耐圧レベルの低い部品を選定し
てコストダウンや小型化を実現できる。また、実質的に
電源投入時の突入電流が無く、定常動作時と同程度の電
流値に抑制されるから、部品の信頼性を向上できるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明の基本構成を示す回路図である。
【図2】本発明の第1の実施例の回路図である。
【図3】本発明の第1の実施例の制御回路の各部の電圧
波形を示す波形図である。
【図4】本発明の第1の実施例の全波整流器の出力電圧
が谷部である場合の第1の動作を説明するための回路図
である。
【図5】本発明の第1の実施例の全波整流器の出力電圧
が谷部である場合の第2の動作を説明するための回路図
である。
【図6】本発明の第1の実施例の全波整流器の出力電圧
が谷部である場合の第3の動作を説明するための回路図
である。
【図7】本発明の第1の実施例の全波整流器の出力電圧
が谷部である場合の第4の動作を説明するための回路図
である。
【図8】本発明の第1の実施例の全波整流器の出力電圧
が山部である場合の第1の動作を説明するための回路図
である。
【図9】本発明の第1の実施例の全波整流器の出力電圧
が山部である場合の第2の動作を説明するための回路図
である。
【図10】本発明の第1の実施例の全波整流器の出力電
圧が山部である場合の第3の動作を説明するための回路
図である。
【図11】本発明の第1の実施例の全波整流器の出力電
圧が山部である場合の第4の動作を説明するための回路
図である。
【図12】本発明の第1の実施例の全波整流器の出力電
圧が谷部であるときの動作波形図である。
【図13】本発明の第1の実施例の全波整流器の出力電
圧が山部であるときの動作波形図である。
【図14】本発明の第1の実施例の全波整流器の出力電
圧と出力電流の波形図である。
【図15】本発明の第2の実施例の回路図である。
【図16】本発明の第3の実施例の回路図である。
【図17】本発明の第4の実施例の回路図である。
【符号の説明】
Q1 スイッチング素子 C1 平滑用コンデンサ L1 チョッパ用インダクタ L2 限流用インダクタ L3 共振用インダクタ DB 全波整流器 AC 交流電源 D7 第1の整流器 D8 第2の整流器

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 交流入力端子に交流電源を接続された
    全波整流器と、全波整流器の一方の直流出力端子に一端
    を接続されたチョッパ用の第1のインダクタと、第1の
    インダクタの他端と全波整流器の他方の直流出力端子の
    間に接続されたスイッチング素子と、第1の整流器を介
    して第1のインダクタと並列に接続された第2のインダ
    クタ及び平滑用の第1のコンデンサの直列回路と、第2
    のインダクタ及び第1のコンデンサの直列回路を前記ス
    イッチング素子に接続して閉回路を形成する第2の整流
    器と、前記スイッチング素子と並列に接続された第3の
    インダクタと負荷回路と第2のコンデンサの直列回路
    と、前記スイッチング素子をオン・オフ制御する制御回
    路とを備え、第1の整流器は前記スイッチング素子のオ
    ン時に蓄積された第1のインダクタの電磁エネルギーを
    スイッチング素子のオフ時に第1のコンデンサに充電す
    る方向に配置されており、第2の整流器は前記スイッチ
    ング素子のオン時に第1のコンデンサの放電電流が流れ
    る方向に配置されており、第1及び第2の整流器は前記
    全波整流器から第1のコンデンサに流れ込む充電電流を
    阻止する方向に配置されていることを特徴とする電源装
    置。
  2. 【請求項2】 前記スイッチング素子又は第2のイン
    ダクタと並列に第3のコンデンサを接続したことを特徴
    とする請求項1記載の電源装置。
  3. 【請求項3】 前記スイッチング素子の両端電圧を検
    出する検出手段を備え、前記制御回路はスイッチング素
    子の両端電圧が略0Vに戻ったタイミングでスイッチン
    グ素子のオンを開始することを特徴とする請求項2記載
    の電源装置。
  4. 【請求項4】 前記負荷回路は放電灯と予熱用コンデ
    ンサの並列回路であることを特徴とする請求項1乃至3
    のいずれかに記載の電源装置。
  5. 【請求項5】 交流入力端子に交流電源を接続された
    全波整流器と、全波整流器の一方の直流出力端子に一端
    を接続されたチョッパ用の第1のインダクタと、第1の
    インダクタの他端と全波整流器の他方の直流出力端子の
    間に接続されたスイッチング素子と、第1の整流器を介
    して第1のインダクタと並列に接続された第2のインダ
    クタ及び平滑用の第1のコンデンサの直列回路と、第2
    のインダクタ及び第1のコンデンサの直列回路を前記ス
    イッチング素子に接続して閉回路を形成する第2の整流
    器と、第2のインダクタと並列に接続された第3のイン
    ダクタと負荷回路と第2のコンデンサの直列回路と、前
    記スイッチング素子をオン・オフ制御する制御回路とを
    備え、第1の整流器は前記スイッチング素子のオン時に
    蓄積された第1のインダクタの電磁エネルギーをスイッ
    チング素子のオフ時に第1のコンデンサに充電する方向
    に配置されており、第2の整流器は前記スイッチング素
    子のオン時に第1のコンデンサの放電電流が流れる方向
    に配置されており、第1及び第2の整流器は前記全波整
    流器から第1のコンデンサに流れ込む充電電流を阻止す
    る方向に配置されていることを特徴とする電源装置。
JP22054497A 1997-08-15 1997-08-15 電源装置 Expired - Fee Related JP3562251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22054497A JP3562251B2 (ja) 1997-08-15 1997-08-15 電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22054497A JP3562251B2 (ja) 1997-08-15 1997-08-15 電源装置

Publications (2)

Publication Number Publication Date
JPH1169837A true JPH1169837A (ja) 1999-03-09
JP3562251B2 JP3562251B2 (ja) 2004-09-08

Family

ID=16752662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22054497A Expired - Fee Related JP3562251B2 (ja) 1997-08-15 1997-08-15 電源装置

Country Status (1)

Country Link
JP (1) JP3562251B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130128641A1 (en) * 2010-07-27 2013-05-23 Panasonic Corporation Load control device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130128641A1 (en) * 2010-07-27 2013-05-23 Panasonic Corporation Load control device
US9166496B2 (en) * 2010-07-27 2015-10-20 Panasonic Intellectual Property Management Co., Ltd. Load control device

Also Published As

Publication number Publication date
JP3562251B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
JPH08336235A (ja) 力率補正回路
US20120120696A1 (en) Power Factor Correction Converter
JP3687528B2 (ja) 電源装置及び放電灯点灯装置
EP0878900A2 (en) Quasiresonant boost power converter with bidirectional inductor current
US20070211498A1 (en) Boost converter
US6388397B1 (en) Discharge lamp lighting device
JPH11150952A (ja) スイッチング型直流電源装置
JP3562251B2 (ja) 電源装置
US20040208021A1 (en) Switching power supply
JP3461072B2 (ja) スイッチング電源装置
JP3332295B2 (ja) 電源装置
JP3405096B2 (ja) 電源装置
JP3427238B2 (ja) インバータ装置
JPH0715967A (ja) スイッチング電源
JP3571146B2 (ja) スイッチング電源装置
JP4396108B2 (ja) 力率改善回路
JP3498528B2 (ja) 電源装置
JP3543038B2 (ja) インバータ装置
JP3414129B2 (ja) 電源装置
JP3725378B2 (ja) 単相昇降圧形高力率コンバータ
JP2000312472A (ja) 電源装置
JPH10164859A (ja) 電源装置
JPH0799934B2 (ja) 昇圧コンバータ
JP2001035681A (ja) 放電灯点灯装置
JP2004320970A (ja) スイッチング電源回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040524

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110611

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120611

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees